《2022年本科生计算机组成原理题库期末试卷及答案 7.pdf》由会员分享，可在线阅读，更多相关《2022年本科生计算机组成原理题库期末试卷及答案 7.pdf（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1 / 6 本科生期末试卷九一选择题（每小题 1 分，共 10分）1八位微型计算机中乘除法大多数用_实现。A 软件 B 硬件 C 固件 D 专用片子2在机器数 _中，零的表示是唯一的。A 原码 B 补码 C 移码 D 反码3某 SRAM 芯片，其容量为5128 位，除电源和接地端外，该芯片引出线的最小数目应是_。A 23 B 25 C 50 D 19 4某机字长32 位，存储容量64MB ，若按字编址，它的寻址范围是_。A 8M B 16MB C 16MB D 8MB 5采用虚拟存贮器的主要目的是_。A 提高主存贮器的存取速度；B 扩大主存贮器的存贮空间，并能进行自动管理和调度；C 提高外存贮
2、器的存取速度；D 扩大外存贮器的存贮空间；6算术右移指令执行的操作是_。A 符号位填0，并顺次右移1 位，最低位移至进位标志位；B 符号位不变，并顺次右移1 位，最低位移至进位标志位；C 进位标志位移至符号位，顺次右移1 位，最低位移至进位标志位；D 符号位填1，并顺次右移1 位，最低位移至进位标志位；7微程序控制器中，机器指令与微指令的关系是_。A 每一条机器指令由一条微指令来执行；B 每一条机器指令由一段用微指令编成的微程序来解释执行；C 一段机器指令组成的程序可由一条微指令来执行；D 一条微指令由若干条机器指令组成；8同步传输之所以比异步传输具有较高的传输频率是因为同步传输_。A 不需要
3、应答信号；B 总线长度较短；C 用一个公共时钟信号进行同步；D 各部件存取时间较为接近；9美国视频电子标准协会定义了一个VGA扩展集，将显示方式标准化，这称为著名的_显示模式。A AVGA B SVGA C VESA EGA 10.CPU 响应中断时，进入“中断周期”，采用硬件方法保护并更新程序计数器PC 内容，而不是由软件完成，主要是为了_。A 能进入中断处理程序，并能正确返回源程序；B 节省主存空间；C 提高处理机速度；D 易于编制中断处理程序；二填空题（每小题3 分，共 15分）精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 6
4、页2 / 6 1 多媒体 CPU 是带有 A._ 技术的处理器。它是一种B._ 技术，特别适合于 C._处理。2总线定时是总线系统的核心问题之一。为了同步主方、从方的操作，必须制订A._。通常采用B._定时和 C._定时两种方式。3通道与CPU 分时使用A._ ，实现了B._内部数据处理和C._并行工作。42000 年超级计算机最高运算速度达到A._次。我国的B._号计算机的运算速度达到 3840 亿次，使我国成为C._之后，第三个拥有高速计算机的国家。5一个定点数由A._和 B._两部分组成。根据小数点位置不同，定点数有纯小数和 C._两种表示方法。三（9 分）已知： x= 0 . 1011
5、，y = - 0 . 0101，求 ： 21x补， 41 x补， - x 补，21y补，41y补， - y 补，x + y = ?, x y = ? 四（10 分）用 16K 1 位的 DRAM 芯片构成64K 8 位的存储器。要求：（1）画出该芯片组成的存储器逻辑框图。（2）设存储器读/ 写周期均为0. 5s，CPU 在 1 s内至少要访存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍，所需实际刷新时间是多少？五（9 分）指令格式如下所示，OP为操作码字段，试分析指令格式的特点。15 10 7 4 3 0 六（9 分） CPU 结构如图B9.1 所示
6、，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。（ 1） 标明图中四个寄存器的名称。（ 2） 简述指令从主存取到控制器的数据通路。（ 3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。OP 源寄存器基值寄存器位移量（ 16 位）精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 6 页3 / 6 图 B9.1 七（9 分）试推导磁盘存贮器读写一块信息所需总时间的公式。八（9 分）如图B9.2 所示的系统中断机构是采用单级优先中断结构，设备A 连接于最高优先级，设备B 次之，设备
7、C 又次之。要求CPU 在执行完当前指令时转而对中断请求进行服务，现假设：TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备 A、B、C 的服务程序所需的执行时间，TS、TR为保存现场和恢复现场所需时间。试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令指令执行完毕。图 B9.2 九（ 10 分）十（ 10 分）本科生期末试卷九答案一选择题 1A 2. B 3. D 4. C 5. B 6. B 7. B 8. B、D 9. B
8、 10. A 二填空题 1A.MMX B. 多媒体扩展结构 C.图象数据2A.定时协议 B.同步 C.异步3A.内存 B.CPU C.I / O 4A.10000 亿 B.神威 C.美国、日本5A.符号位 B.数值域 C.纯整数三. 解： x 补 = 0. 1011 ， y 补 = 1.1011精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 6 页4 / 6 21x 补 = 0.01011 ，21y 补 = 1.11011 41x 补 = 0.001011 ，41y 补 = 1.111011 - x 补 = 1.0101 ， - y 补
9、 =0.0101 x 补 = 00. 1011 x 补 = 00.1011+ - y 补 =00.0101 + y 补 = 11.1011 01.0000 00.0110 符号位相异x y 溢出 x+y=0.0110 四. 解：（ 1）根据题意，存储器总量为64KB ，故地址线总需16 位。现使用16K1 位的动态 RAM芯片，共需32 片。芯片本身地址线占14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑框图如图B9.3，其中使用一片2 ： 4译码器。（2）根据已知条件，CPU在 1s 内至少需要访存一次，所以整个存储器的平均读/ 写周期与单个存储器片的读 / 写周期
10、相差不多，应采用异步刷新比较合理。对动态MOS存储器来讲，两次刷新的最大时间间隔是2s。RAM芯片读 / 写周期为0.5 s，假设 16K 1 位的 RAM 芯片由 128 128 矩阵存储元构成，刷新时只对128 行进行异步方式刷新，则刷新间隔为2m / 128 = 15.6s，可取刷新信号周期15s。图 B 9.3 五. 解：（ 1）双字长二地址指令，用于访问存储器。（2）操作码字段OP 为 6 位，可以指定26 = 64 种操作。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 6 页5 / 6 （3）一个操作数在源寄存器（共16
11、个），另一个操作数在存储器中（由基值寄存器和位移量决定），所以是RS 型指令。六. 解：（1）a 为数据缓冲寄存器 DR ，b 为指令寄存器 IR ，c 为主存地址寄存器，d 为程序计数器 PC 。（2）主存 M 缓冲寄存器 DR 指令寄存器 IR 操作控制器。(3) 存储器读：M DR ALU AC存储器写：AC DR M 七. 解：设读写一块信息所需总时间为T，平均找到时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，则： T=TsTL Tm。假设磁盘以每秒r 的转速率旋转，每条磁道容量为N 个字，则数据传输率=rN 个字 /秒。又假设每块的字数为n，因而一旦读写头定位在该块始
12、端，就能在Tm（ n / rN ）秒的时间中传输完毕。TL是磁盘旋转半周的时间，TL=（1/2r）秒，由此可得： T=Ts 1/2r n/rN 秒八. 解：假设主存工作周期为TM，执行一条指令的时间也设为TM 。则中断处理过程和各时间段如图 B9.4 所示。当三个设备同时发出中断请求时，依次处理设备A、B、C 的时间如下：tA = 2TM + 3TDC + TS + TA + TR tB = 2TM + 2TDC + TS + TB + TR tC = 2TM + TDC + TS + TC + TR达到中断饱和的时间为： T = tA+ tB+ tC中断极限频率为：f = 1 / T精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 6 页6 / 6 图 B 9.4九.十.精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 6 页