《10级（数字逻辑电路）实验指导书.docx》由会员分享，可在线阅读，更多相关《10级（数字逻辑电路）实验指导书.docx（28页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、10级（数字逻辑电路）实验指导书当前位置：文档视界10级（数字逻辑电路）实验指导书10级（数字逻辑电路）实验指导书集成电路芯片一、简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图11所示。识别方法是：正对集成电路型号如74LS20或看标记左边的缺口或小圆点标记，从左下角开场按逆时针方向以1，2，3，依次排列到最后一脚在左上角。在标准形TTL集成电路中，电源端V一般排在左上端，接地CC，7脚为GND。若集端GND一般排在右下端。如74LS20为14脚芯片，14脚为VCC成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。二、TTL集成电路使用规则1、接插集成
2、块时，要认清定位标记，不得插反。2、电源电压使用范围为4.5V5.5V之间，实验中要求使用Vcc5V。电源极性绝对不允许接错。3、闲置输入端处理方法(1)悬空，相当于正逻辑“1，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因而，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。可以以串入一只110K的固定电阻或接至某一(2)直接接电源电压VCC固定电压(2.4V4.5V)的电源上，或与输入端为接地的多余与非门的输出端相接。(3)若前级驱动能力允许，能够与使用的输入端并联
3、。4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R680时，输入端相当于逻辑“0；当R4.7K时，输入端相当于逻辑“1。对于不同系列的器件，要求的阻值不同。5、输出端不允许并联使用集电极开路门(OC)和三态输出门电路(3S)除外。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。6、输出端不允许直接接地或直接接5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至V，一般取R3cc5.1K。1实验名称：组合逻辑电路的设计与测试2课时安排：2课时实验一组合逻辑电路的设计与测试一、实验目的把握组合逻辑电路的设计与测试方法二、实验原理1、使用中、小规
4、模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤如图21所示。图21组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。2、组合逻辑电路设计举例用“与非门设计一个表决电路。当四个输入端中有三个或四个为“1时，输出端才为“1。设计步骤：根据题意列出真值表如表21所示，再填入卡诺图表22中。由卡诺图得出逻辑表达式，并演化成“与非的形式ZABCBCDACDABDABCACDBCDA
5、BC?根据逻辑表达式画出用“与非门构成的逻辑电路如图22所示。图22表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座，根据集成块定位标记插好集成块CC4012。按图22接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表自拟要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表21进行比拟，验证所设计的逻辑电路能否符合要求。三、实验设备与器件1、5V直流电源2、逻辑电平开关3、逻辑电平显示器4、直流数字电压表3、CC4011274LS00CC4012374LS20CC403074LS86CC408174LS0874LS542(CC4
6、085)CC4001(74LS02)四、实验内容1、设计用与非门及用异或门、与门组成的半加器电路。要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。2、设计一个一位全加器，要求用异或门、与门、或门组成。3、设计一位全加器，要求用与或非门实现。五、实验预习要求1、根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。2、怎样用最简单的方法验证“与或非门的逻辑功能能否完好？3、“与或非门中，当某一组与端不用时，应作怎样处理？六、实验报告1、列写实验任务的设计经过，画出设计的电路图。2、对所设计的电路进行实验测试，记录测试结果。3、组合电路设计体会。注：四路2332输入与或
7、非门74LS54引脚排列逻辑图逻辑表达式JIHGFEDCBAY+=1实验名称：译码器及其应用2课时安排：2课时实验二译码器及其应用一、实验目的1、把握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用处，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。1、变量译码器又称二进制译码器
8、，甀以表示输入变量的状态，如2线4线、3线8线和4线16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。以3线8线译码器74LS138为例进行分析，图61(a)、(b)分别为其逻辑图及引脚排列。其中A2、A1、A0为地址输入端，0Y7Y为译码输出端，S1、2S、3S为使能端。表61为74LS138功能表当S11，2S3S0时，器件使能，地址码所指定的输出端有信号为0输出，其它所有输出端均无信号全为1输出。当S10，2S3SX时，或S1X，2S3S1时，译码器被禁止，所有输出同时为1。图3138线译码器74LS1
9、38逻辑图及引脚排列表31二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图32所示。若在S1输入端输入数据信息，2S3S0，地址码所对应的输出是S1数据信息的反码；若从2S端输入数据信息，令S11、3S0，地址码所对应的输出就是2S端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。根据输入地址的不同组合译出唯一地址，故可用作地址译码器。接成多路分配器，可将一个信号源的数据信息传输到不同的地点。二进制译码器还能方便地实现逻辑函数，如图33所示，实现的逻辑函数是ZCBACBACBA+ABC
10、图32作数据分配器图33实现逻辑函数利用使能端能方便地将两个3/8译码器组合成一个4/16译码器，如图34所示。图34用两片74LS138组合成4/16译码器2、数码显示译码器a、七段发光二极管(LED)数码管LED数码管是目前最常用的数字显示器，图35(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。一个LED数码管可用来显示一位09十进制数和一个小数点。小型数码管0.5寸和0.36寸每段发光二极管的正向压降，随显示光通常为红、绿、黄、橙色的颜色不同略有差异，通常约为22.5V，每个发光二极管的点亮电流在510mA。LED数码管要显示BCD码所表示的十进制数字就需
11、要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。(a)共阴连接“1电平驱动(b)共阳连接“0电平驱动(c)符号及引脚功能图35LED数码管b、BCD码七段译码驱动器此类译码器型号有74LS47共阳，74LS48共阴，CC4511共阴等，本实验系采用CC4511BCD码锁存七段译码驱动器。驱动共阴极LED数码管。图36为CC4511引脚排列其中引脚排列A、B、C、DBCD码输入端a、b、c、d、e、f、g译码输出端，输出“1有效，用来驱动共阴极LED数码管。LT测试输入端，LT“0时，译码输出全为“1BI消隐输入端，BI“0时，译码输出全为“0LE锁定端，LE“1时译码器
12、处于锁定保持状态，译码输出保持在LE0时的数值，LE0为正常译码。表32为CC4511功能表。CC4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为“0，数码管熄灭。在本数字电路实验装置上已完成了译码器CC4511和数码管BS202之间的连接。实验时，只要接通+5V电源和将十进制数的BCD码接至译码器的相应输入端A、B、C、D即可显示09的数字。四位数码管可接受四组BCD码输入。CC4511与LED数码管的连接如图37所示。图37CC4511驱动一位LED数码管三、实验设备与器件1、5V直流电源2、双踪示波器3、连续脉冲源4、逻辑电平开关5、逻辑电平显示器6、拨码开关组8、译码显示器9、74LS1382CC4511四、实验内容1、数据拨码开关的使用。将实验装置上的四组拨码开关的输出Ai、Bi、Ci、Di分别接至4组显示译码驱动器CC4511的对应输入口，LE、BI、LT接至三个逻辑开关的输出插口，接上+5V显示器的电源，然后按功能表32输入的要求揿动四个数码的增减键“与“键和操作与LE、BI、LT对应的三个逻辑开关，观测拨码盘上的四位数与LED数码管显示的对应数字能否一致，及译码显示能否正常。