《2022年级《数字逻辑电路》实验指导书 .docx》由会员分享，可在线阅读，更多相关《2022年级《数字逻辑电路》实验指导书 .docx（25页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精品_精品资料_课程名称：数字规律电路试验指导书课 时： 8学时可编辑资料 - - - 欢迎下载精品_精品资料_一、简介集成电路芯片可编辑资料 - - - 欢迎下载精品_精品资料_数字电路试验中所用到的集成芯片都是双列直插式的,其引脚排列规章如图 11 所示.识别方法是：正对集成电路型号如 74LS20）或看标记 左边的缺口或小圆点标记）,从左下角开头按逆时针方向以1, 2, 3,依次排列到最终一脚 悬空,相当于正规律“ 1”,对于一般小规模集成电路的数据输入端, 试验时答应悬空处理.但易受外界干扰,导致电路的规律功能不正常.因此, 对于接有长线的输入端,中规模以上的集成电路和使用集成电路较多
2、的复杂电 路,全部掌握输入端必需按规律要求接入电路,不答应悬空.2直接接电源电压 VCC的电源上, 或与输入端为接的的余外与非门的输出端相接.3如前级驱动才能答应,可以与使用的输入端并联.4、输入端通过电阻接的,电阻值的大小将直接影响电路所处的状态.当R 680时,输入端相当于规律“ 0”.当 R 4.7 K 时,输入端相当于规律“ 1”.对于不同系列的器件,要求的阻值不同.5、输出端不答应并联使用和三态输出门电路 3S除外）.否就不仅会使电路规律功能纷乱,并会导致器件损坏.6、输出端不答应直接接的或直接接5V 电源,否就将损坏器件,有时为了使后级电路获得较高的输出电平,答应输出端通过电阻R
3、接至 Vcc,一般取 R可编辑资料 - - - 欢迎下载精品_精品资料_ 3 5.1 K .1 实验 名称 ：组合 逻辑 电路 的设 计与 测试2课时支配： 2 课时试验一组合规律电路的设计与测试一、试验目的把握组合规律电路的设计与测试方法二、试验原理1、使用中、小规模集成电路来设计组合电路是最常见的规律电路.设计组合电路的一般步骤如图 21 所示.图 21组合规律电路设计流程图依据设计任务的要求建立输入、输出变量,并列出真值表.然后用规律代数或卡诺图化简法求出简化的规律表达式.并按实际选用规律门的类型修改规律表达式.依据简化后的规律表达式,画出规律图,用标准器件构成规律电路.最终,用试验来验
4、证设计的正确性.2 、组合规律电路设计举例用“与非”门设计一个表决电路.当四个输入端中有三个或四个为“ 1”时,输出端才为“ 1”.设计步骤：依据题意列出真值表如表 21 所示,再填入卡诺图表 22中.可编辑资料 - - - 欢迎下载精品_精品资料_表2 1D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111表 2 20001111011111DA BC00011110由卡诺图得出规律表达式,并演化成“与非”的形式ZABCBCD ACDABD依据规律表达式画出用“与非门”构成的
5、规律电路如图2 2 所示.可编辑资料 - - - 欢迎下载精品_精品资料_用试验验证规律功能图 2 2 表决电路规律图可编辑资料 - - - 欢迎下载精品_精品资料_在试验装置适当位置选定三个14P 插座,依据集成块定位标记插好集成块CC4012.按图 22 接线,输入端 A、B、C、D 接至规律开关输出插口,输出端Z 接规律电平显示输入插口,按真值表 自拟）要求,逐次转变输入变量,测量相应的输出值,验证规律功能,与表21 进行比较,验证所设计的规律电路是否符合要求.可编辑资料 - - - 欢迎下载精品_精品资料_三、试验设备与器件1、 5V 直流电源 2、规律电平开关3、规律电平显示器 4
6、、直流数字电压表3、CC4011274LS00） CC4012374LS20） CC403074LS86）可编辑资料 - - - 欢迎下载精品_精品资料_CC4081CC4001 74LS02可编辑资料 - - - 欢迎下载精品_精品资料_1、设计用与非门及用异或门、与门组成的半加器电路.要求按本文所述的设计步骤进行,直到测试电路规律功能符合设计要求为止.2、设计一个一位全加器,要求用异或门、与门、或门组成.3、设计一位全加器,要求用与或非门实现.五、试验预习要求1、 依据试验任务要求设计组合电路,并依据所给的标准器件画出规律图.2、 如何用最简洁的方法验证“与或非”门的规律功能是否完好？3、
7、 “与或非”门中,当某一组与端不用时,应作如何处理？六、试验报告1 、列写试验任务的设计过程,画出设计的电路图.2 、对所设计的电路进行试验测试,记录测试结果.3、组合电路设计体会.注：四路 2332 输入与或非门 74LS54引脚排列规律图规律表达式可编辑资料 - - - 欢迎下载精品_精品资料_1实验名称：译码器及其应用2课时支配： 2 课时试验二译码器及其应用一、试验目的1、把握中规模集成译码器的规律功能和使用方法2、熟识数码管的使用二、试验原理译码器是一个多输入、多输出的组合规律电路.它的作用是把给定的代码进行“翻译”,变成相应的状态,使输出通道中相应的一路有信号输出.译码器在数字系统
8、中有广泛的用途,不仅用于代码的转换、终端的数字显示,仍用于数据安排,存贮器寻址和组合掌握信号等.不同的功能可选用不同种类的译码器.译码器可分为通用译码器和显示译码器两大类.前者又分为变量译码器和代码变换译码器.1、变量译码器 、b 分别为其规律图及引脚排列.其中 A 2、A1、A0 为的址输入端,为译码输出端, S1、 、 为使能端.表 6 1 为 74LS138功能表当 S11, 0 时,器件使能,的址码所指定的输出端有信号为 0）输出,其它全部输出端均无信号 b可编辑资料 - - - 欢迎下载精品_精品资料_表 3 1图 31 3 8 线译码器 74LS138 规律图及引脚排列输入输出可编
9、辑资料 - - - 欢迎下载精品_精品资料_S1+A2A1A010000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110011111111111111111二进制译码器实际上也是负脉冲输出的脉冲安排器.如利用使能端中的一个输入端输入数据信息,器件就成为一个数据安排器 又称多路安排器 ,如图 32 所示.如在 S1 输入端输入数据信息,0,的址码所对应的输出是S1 数据信息的反码.如从端输入数据信息,令 S1 1、 0,的址码所对应的输出就是端数据
10、信息的原码.如数据信息是时钟脉冲,就数据安排器便成为时钟脉冲安排器.依据输入的址的不同组合译出唯独的址,故可用作的址译码器.接成多路安排器,可将一个信号源的数据信息传输到不同的的点.二进制译码器仍能便利的实现规律函数,如图33 所示,实现的规律函数是ZABC可编辑资料 - - - 欢迎下载精品_精品资料_图 32作数据安排器图 3 3实现规律函数利用使能端能便利的将两个3/8译码器组合成一个 4/16译码器,如图 3 4 所示.图 34用两片 74LS138组合成 4/16 译码器2、数码显示译码器a 、七段发光二极管 LED数码管LED数码管是目前最常用的数字显示器,图3 5a、b 为共阴管
11、和共阳可编辑资料 - - - 欢迎下载精品_精品资料_管的电路, c 为两种不同出线形式的引出脚功能图.一个 LED数码管可用来显示一位 0 9 十进制数和一个小数点.小型数码管0.5寸和 0.36寸）每段发光二极管的正向压降,随显示光共阴连接 共阳连接 符号及引脚功能 图 3 5LED数码管b、BCD码七段译码驱动器此类译码器型号有 74LS47共阳）, 74LS48共阴）, CC4511共 阴）等,本试验系采纳 CC4511 BCD码锁存七段译码驱动器.驱动共阴极LED数码管.图 3 6 为 CC4511引脚排列可编辑资料 - - - 欢迎下载精品_精品资料_其中图 3 6 CC4511
12、引脚排列A、B、C、DBCD码输入端a、b、c、d、e、f 、g 译码输出端,输出“ 1”有效,用来驱动共阴极LED测试输入端,“ 0”时,译码输出全为“ 1”消隐输入端,“ 0”时,译码输出全为“ 0”LE锁定端, LE“ 1”时译码器处于锁定0 时的数值, LE0 为正常译码.保持）状态,译码输出保持在LE表 32 为 CC4511功能表. CC4511内接有上拉电阻,故只需在输出端与数码管笔段之间串入限流电阻即可工作.译码器仍有拒伪码功能,当输入码超过 1001 时,输出全为“ 0”,数码管熄灭.表 3 2LE输入DCBAabcd输出efg显示字形数码管.0111111101000000
13、0消隐0110000111111001100010110000011001011011010110011111100101101000110011011010110110110110110001111101101111110000011100011111110111001111001101110100000000消隐01110110000000消隐01111000000000消隐01111010000000消隐可编辑资料 - - - 欢迎下载精品_精品资料_01111100000000消隐01111110000000消隐111锁存锁存在本数字电路试验装置上已完成了译码器CC4511和数码管 B
14、S202之间的连接.试验时,只要接通 +5V 电源和将十进制数的BCD码接至译码器的相应输入端 A、B、C、D 即可显示 09 的数字.四位数码管可接受四组BCD码输入.CC4511与 LED数码管的连接如图 37 所示.图 3 7 CC4511 驱动一位 LED数码管三、试验设备与器件1、 5V 直流电源2、双踪示波器3、连续脉冲源4、规律电平开关5、规律电平显示器 6、拨码开关组8、译码显示器9、 74LS1382四、试验内容CC45111 、数据拨码开关的使用.将试验装置上的四组拨码开关的输出Ai 、Bi 、Ci 、Di 分别接至 4 组显示译码驱动器 CC4511的对应输入口, LE、
15、接至三个规律开关的输出插口,接 上+5V 显示器的电源,然后按功能表32 输入的要求揿动四个数码的增减键 可编辑资料 - - - 欢迎下载精品_精品资料_“”与“”键）和操作与LE、对应的三个规律开关,观测拨码盘上的四位数与 LED数码管显示的对应数字是否一样,及译码显示是否正常.2 、74LS138译码器规律功能测试将译码器使能端S1 、 、及的址端A2、A1 、A0 分别接至规律电平开关输出口,八个输出端依次连接在规律电平显示器的八个输入口上,拨动规律电平开关,按表 3 1 逐项测试 74LS138的规律功能.3 、用 74LS138译码器实现全加器4、用两片 74LS138组合成一个 4
16、 线 16 线译码器,并进行试验.五、试验预习要求1、复习有关译码器的原理.2、依据试验任务,画出所需的试验线路及记录表格.六、试验报告1、画出试验线路,把观看到的波形画在坐标纸上,并标上对应的的址码.2、对试验结果进行分析、争论.1实验名称：计数器及其应用2课时支配： 2 课时试验三计数器及其应用一、试验目的1、学习用集成触发器构成计数器的方法2、把握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N 分频器二、试验原理计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,仍常用作数字系统的定时、分频和执行数字运算以及其它特定的规律功能.计数器种类许多.按构成计数器中的
17、各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器.依据计数制的不同,分为二进制计数器,十进制计数器和任意进制计数器.依据计数的增减趋势,又分为加法、减法和可逆计数器.仍有可预置数和可编程序功能计数器等等.目前,无论是 TTL 仍是 CMOS 集成电路,都有品种较齐全的中规模集成计数器.使用者只要借助于器件手册供应的功能表和工作波形图以及引出端的排列,就能可编辑资料 - - - 欢迎下载精品_精品资料_正确的运用这些器件.1、用 D 触发器构成异步二进制加减计数器图 5 1 是用四只 D 触发器构成的四位二进制异步加法计数器,它的连接特点是将每只 D 触发器接成 T触发器,再由低位触
18、发器的端和高一位的CP 端相连接.图 51 四位二进制异步加法计数器如将图 5 1 稍加改动,即将低位触发器的Q 端与高一位的 CP 端相连接,即构成了一个4 位二进制减法计数器.2、中规模十进制计数器CC40192 是同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能,其引脚排列及规律符号如图52 所示.图 52 CC40192 引脚排列及规律符号图中置数端CPU 加计数端CPD减计数端非同步进位输出端非同步借位输出端D 0、D1、D2 、D 3计数器输入端Q0、 Q1 、Q2、Q3数据输出端CR 清除端CC40192 同 74LS192 ,二者可互换使用）的功能如表5 1,说明如
19、下：可编辑资料 - - - 欢迎下载精品_精品资料_表 5 1输入输出CRCPUCPDD3D 2D1D0Q3Q2Q1Q01000000dcbadcba011加计数011减计数当清除端 CR 为高电平“ 1”时,计数器直接清零.CR 置低电平就执行其它功能.当 CR 为低电平,置数端也为低电平常,数据直接从置数端D0、D1、D2、D 3 置入计数器.当 CR 为低电平,为高电平常,执行计数功能.执行加计数时,减计数端CPD 接高电平,计数脉冲由CPU 输入.在计数脉冲上升沿进行8421 码十进制加法计数.执行减计数时,加计数端CPU 接高电平,计数脉冲由减计数端CPD 输入,表 5 2 为 84
20、21 码十进制加、减计数器的状态转换表.加法计数表 5 2输入脉冲数0123456789Q30000000011Q20000111100Q10011001100Q00101010101输出减计数3、计数器的级联使用一个十进制计数器只能表示09 十个数,为了扩大计数器范畴,常用多个十进制计数器级联使用.同步计数器往往设有进位 或借位）输出端,故可选用其进位 用复位法获得任意进制计数器假定已有 N 进制计数器,而需要得到一个M 进制计数器时,只要M N,用复位法使计数器计数到 M 时置“ 0”,即获得 M 进制计数器.如图5 4 所示为一个由 CC40192 十进制计数器接成的6 进制计数器.2
21、利用预置功能获 M 进制计数器图 55 为用三个 CC40192 组成的 421 进制计数器.外加的由与非门构成的锁存器可以克服器件计数速度的离散性,保证在反馈置“0” 信号作用下计数器牢靠置“0”.图 5 4 六进制计数器图 5 5 421 进制计数器图 5 6 是一个特别 12 进制的计数器电路方案.在数字钟里,对时位的计数序列是1、可编辑资料 - - - 欢迎下载精品_精品资料_2、 11, 12、1、是 12 进制的,且无 0 数.如下列图,当计数到13 时,通过与非门产生一个复位信号,使CC401922 时十位直接置成0000,而 CC401921 ,即时的个位直接置成 0001,从
22、而实现了 1 12 计数.图 56 特别 12 进制计数器三、试验设备与器件1、 5V 直流电源2、 双踪示波器3、 连续脉冲源4、 单次脉冲源5、 规律电平开关6、 规律电平显示器7、 译码显示器8、 CC4013 274LS74 ） CC40192 374LS192 ） CC401174LS00 ） CC4012清除令 CR=1 ,其它输入为任意态,这时Q3Q2Q1Q0 0000 ,译码数字显示为0.清除功能可编辑资料 - - - 欢迎下载精品_精品资料_完成后,置 CR 02置数CR 0, CPU ,CPD 任意,数据输入端输入任意一组二进制数,令= 0,观看计数译码显示输出,予置功能是
23、否完成,此后置 1.3加计数CR 0,CPD 1, CPU 接单次脉冲源.清零后送入10 个单次脉冲,观看译码数字显示是否按8421 码十进制状态转换表进行.输出状态变化是否发生在CPU 的上升沿.4减计数CR 0, CPU 1,CPD 接单次脉冲源.参照3 进行试验.2、图 5 3 所示,用两片 CC40192 组成两位十进制加法计数器,输入1Hz 连续计数脉冲, 进行由 00 99 累加计数,记录之.3、将两位十进制加法计数器改为两位十进制减法计数器,实现由99 00 递减计数,记录之.4、设计一六进制计数器,按图5 4 电路进行试验,记录之.5、如何用两片CC40192 设计一 60 进
24、制计数器.五、试验预习要求1、复习有关计数器部分内容2、绘出各试验内容的具体线路图3、拟出各试验内容所需的测试记录表格4、查手册,给出并熟识试验所用各集成块的引脚排列图六、试验报告1、画出试验线路图,记录、整理试验现象及试验所得的有关波形.对试验结果进行分析.2、总结使用集成计数器的体会.可编辑资料 - - - 欢迎下载精品_精品资料_1. 试验名称： 移位寄存器及其应用2. 课时支配： 2 课时试验四移位寄存器及其应用一、试验目的1、把握中规模4 位双向移位寄存器规律功能及使用方法.2、熟识移位寄存器的应用 实现数据的串行、并行转换和构成环形计数器.二、试验原理1、移位寄存器是一个具有移位功
25、能的寄存器,是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移.既能左移又能右移的称为双向移位寄存器,只需要转变左、右移的掌握信号便可实现双向移位要求.依据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式.本试验选用的4 位双向通用移位寄存器,型号为CC40194 或 74LS194,两者功能相同,可互换使用,其规律符号及引脚排列如图10 1 所示.图 10 1 CC40194 的规律符号及引脚功能其中 D 0、 D1、D2、D 3 为并行输入端. Q0、Q1、 Q2、Q3 为并行输出端. SR 为右移串行输入端, SL 为左移串行输入端.S1 、S0
26、为操作模式掌握端.为直接无条件清零端.CP 为时钟脉冲输入端.CC40194 有 5 种不同操作模式：即并行送数寄存,右移方向由 Q0 Q3,左移 实现数据串、并行转换串行 /并行转换器可编辑资料 - - - 欢迎下载精品_精品资料_串行/ 并行转换是指串行输入的数码,经转换电路之后变换成并行输出.图 10 3 是用二片 CC4019474LS194 ）四位双向移位寄存器组成的七位串/并行数据转换电路.图 10 3七位串行 / 并行转换器电路中 S0 端接高电平 1,S1 受 Q7 掌握,二片寄存器连接成串行输入右移工作模式.Q7 是转换终止标志.当Q7 1 时, S1 为 0,使之成为S1S
27、0 01 的串入右移工作方式,当Q70 时, S1 1,有 S1S0 10,就串行送数终止,标志着串行输入的数据已转换成并行输出了.串行/ 并行转换的具体过程如下：转换前,端加低电平,使1、2 两片寄存器的内容清0,此时 S1S0 11,寄存器执行并行输入工作方式.当第一个 CP 脉冲到来后,寄存器的输出状态 Q0 Q7 为 01111111, 与此同时 S1S0 变为 01,转换电路变为执行串入右移工作方式,串行输入数据由 1 片的 SR 端加入.随着 CP 脉冲的依次加入,输出状态的变化可列成表 10-3 所示.表 103可编辑资料 - - - 欢迎下载精品_精品资料_CPQ0Q1Q2Q3
28、Q4Q5Q6Q70000000001011111112dO01111113d1d00111114d2d1d0011115d3d2d1d001116d4d3d2d1d00117d5d4d3d2d1d0018d6d5d4d3d2d1d00901111111说明清零送数右移操作七次送数由表 10 3 可见,右移操作七次之后,Q7 变为 0, S1S0 又变为 11,说明串行输入终止.这时,串行输入的数码已经转换成了并行输出了.当再来一个 CP 脉冲时,电路又重新执行一次并行输入,为其次组串行数码转换作好了预备.并行 /串行转换器并行/ 串行转换器是指并行输入的数码经转换电路之后,换成串行输出.图 1
29、0 4 是用两片 CC4019474LS194 ）组成的七位并行 /串行转换电路,它比图10 3 多了两只与非门 G1 和 G2,电路工作方式同样为右移.图 10 4 七位并行 / 串行转换器寄存器清“ 0”后,加一个转换起动信号负脉冲或低电平）.此时,由于方式掌握 S1S0 为 11,转换电路执行并行输入操作.当第一个CP 脉冲到来后, Q0Q1Q2Q3Q4Q5Q6Q7 的状态为 0D 1D 2D3D 4D 5D6D 7,并行输入数码存入寄存器.从而使得G1 输出为 1, G2 输出为0,结果, S1S2 变为 01,转换电路随着CP 脉冲的加入,开头执行右移串行输出,随着CP脉冲的依次加入,输出状态依次右移,待右移操作七次后,Q0 Q6 的状态都为高电平1,与可编辑资料 - - - 欢迎下载精品_精品资料_非门 G1 输出为低电平, G2 门输出为高电平 ,S1S2 又变为 11,表示并 /串行转换终止,且为其次次并行输入制造了条件.转换过程如表10 4 所示.表 10 4CPQ0Q1Q2Q3Q4Q5Q6Q700000000010D1D 2D 3D4D5D 6D 7210D 1D 2D3D4D 5D 63110D 1D2D3D 4D 541110D1D2D 3D 4511110D1D 2D 361111