第十二章2课件.ppt

《第十二章2课件.ppt》由会员分享，可在线阅读，更多相关《第十二章2课件.ppt（97页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第一节第一节 数字电路的基本单元数字电路的基本单元-逻辑门逻辑门第二节第二节 集成门电路集成门电路第三节第三节 逻辑代数及其化简逻辑代数及其化简第四节第四节 组合逻辑组合逻辑 数字电路所研究的问题和模拟电路相比有以下几个主要不数字电路所研究的问题和模拟电路相比有以下几个主要不同点：同点： （1）数字电路中的信号在时间上是离散的脉冲信号，）数字电路中的信号在时间上是离散的脉冲信号， 而模拟电路中的信号是随时间连续变化的信号。而模拟电路中的信号是随时间连续变化的信号。 （2）数字电路所研究的是电路的输入）数字电路所研究的是电路的输入输出之间的逻辑关输出之间的逻辑关 系，而模拟电路则是研究电路的输入

2、输出之间的大系，而模拟电路则是研究电路的输入输出之间的大 小相位等问题。小相位等问题。 （3）在两种电路中，晶体管的工作状态不同。数字电路）在两种电路中，晶体管的工作状态不同。数字电路 中晶体管工作在开关状态，也就是交替地工作在饱中晶体管工作在开关状态，也就是交替地工作在饱 和与截止两种状态，而在模拟电路中晶体管多工作和与截止两种状态，而在模拟电路中晶体管多工作 在放大状态。在放大状态。 (4)数字电路的优点是：抗干扰能力强，易于时多分工数字电路的优点是：抗干扰能力强，易于时多分工。一类称为模拟信号，它是指一类称为模拟信号，它是指时间上和数值上的变化都是时间上和数值上的变化都是连续平滑的信号，

3、如图连续平滑的信号，如图（a）中的正弦信号，处理模拟信中的正弦信号，处理模拟信号的电路叫做模拟电路。号的电路叫做模拟电路。电子电路中的信号分为两大类：电子电路中的信号分为两大类：一类信号称为数字信号，它一类信号称为数字信号，它是指时间上和数值上的变化是指时间上和数值上的变化都是不连续的，如图都是不连续的，如图（b）中中的信号，处理数字信号的电的信号，处理数字信号的电路称为数字电路。路称为数字电路。(a)(b)脉冲信号是指作用时间很短的突变电压或电流脉冲信号是指作用时间很短的突变电压或电流矩形波矩形波尖顶波尖顶波作用的时间一般为几个作用的时间一般为几个S到几个到几个nstrtfUm0.9Um0.

4、5Um0.1UmtwT实际的矩形波实际的矩形波 门电路是实现一定逻辑关系的电路，是组成数字电路的门电路是实现一定逻辑关系的电路，是组成数字电路的基本单元，下重点介绍集成门电路的基本单元，下重点介绍集成门电路的 逻辑功能及外部特性。逻辑功能及外部特性。 逻辑关系逻辑关系正逻辑正逻辑负逻辑负逻辑高电平高电平高电平高电平低电平低电平低电平低电平1001以后没有特殊说明都是指正逻辑以后没有特殊说明都是指正逻辑在在TTL电路中电路中“1”=3.6V左左,“0”=0.3V左右左右EABCY1.1.与逻辑关系与逻辑关系 当决定事件的各个条件全部具备之后，事当决定事件的各个条件全部具备之后，事 件才会发生。件

5、才会发生。ABCYF=ABC&一、一、与运算和与门与运算和与门与门逻辑符号与门逻辑符号逻辑式逻辑式第一节数字电路的基本单元第一节数字电路的基本单元-逻辑门逻辑门ABCF00000000000111100001111010101011与门真值表与门真值表2.符号及表达式符号及表达式3.3.与门电路的实现与门电路的实现二极管与门电路二极管与门电路 +12vABCDADBDC设设 uA=0，uY= 0.3V F= 0uY=0.3VFDB、DC截止截止R设二极管管压降为设二极管管压降为0.3伏伏uB= uC= 3V则则 DA导通导通uF=0.3V +12vABCDADBDCFR设设 uA= uB= u

6、C= 0DA、DB、DC都导通都导通F= 0uF= 0.3VuF=3.3V +12vABCDADBDCFR设设 uA= uB= uC= 3V uF= 3.3V， F= 1DA、DB、DC都导通都导通 +12vABCDADBDCF由以上分析可知：由以上分析可知：只有当只有当A、B、C全为全为高电平时，输出端才高电平时，输出端才为高电平。正好符合为高电平。正好符合与门的逻辑关系。与门的逻辑关系。F=ABCABCF&RAEBCY1.1.或逻辑关系或逻辑关系 当决定事件的各个条件中有一个或一个以上当决定事件的各个条件中有一个或一个以上 具备之后，事件就会发生。具备之后，事件就会发生。FABC 1F=A

7、+B+C 或门逻辑符号或门逻辑符号或门逻辑式或门逻辑式二、或运算和或门二、或运算和或门1ABCF00010111110111100001111010101011或门真值表或门真值表2.符号及表达式符号及表达式设设 uA= 3V，uB= uC= 0V 则则 DA导通导通 uF=30.3= 2.7V DB 、DC截止，截止，F=1DA 12vFABCDBDCuF=2.7V二极管或门电路二极管或门电路R3.或门电路的实现或门电路的实现DA 12vFABCDBDC设设 uA= uB= uC= 3VDA 、DB、DC都导通都导通uF=2.7VuF= 2.7V，F=1RDA 12vFABCDBDCRuF=

8、 0.3V设设 uA= uB= uC= 0V DA、 DB、DC都导通都导通uF= 0.3V， F= 0DA 12vFABCDBDCF= A+B+C由以上分析可知：由以上分析可知：只有当只有当A、B、C全为全为低电平时，输出端才低电平时，输出端才为低电平。正好符合为低电平。正好符合或门的逻辑关系。或门的逻辑关系。RFABC1EF 1.1.非逻辑关系非逻辑关系 决定事件的条件只有一个，当条件具备决定事件的条件只有一个，当条件具备 时，事件不会发生，条件不存在时，事件发生时，事件不会发生，条件不存在时，事件发生。A1FF = AAR非门逻辑符号非门逻辑符号非门逻辑式非门逻辑式三、非运算和非门三、非

9、运算和非门AF0011非门真值表非门真值表2.2.符号及表达式符号及表达式3.3.非门电路非门电路设设 uA= 3V，V饱和导通饱和导通+12V+3VDRcV12VRBRkAFuF=0.3VuF= 0.3V，F= 0， D截止截止 设设 uA= 0V， V截止截止 ，D导通导通 A1FF = A+12V+3VDRcV12VRBRkAFuF=3.3VuF= 3.3V ，F= 1由以上分析可知：由以上分析可知：当当A为低电平时，输出端为为低电平时，输出端为高电平。当高电平。当A为高电平时，为高电平时，输出端为低电平。正好符合输出端为低电平。正好符合非门的逻辑关系。非门的逻辑关系。1.与门和非门构成

10、与非门与门和非门构成与非门 F=ABCABC1F&ABCF&四、复四、复 合合 门门 电电 路路ABCF00011111110111100001111010101010与非门真值表与非门真值表有低必高，全高才低有低必高，全高才低2.或门和非门构成或非门或门和非门构成或非门 ABC1F1Y=A+B+CABCF1ABCF00001000000111100001111010101010或非门真值表或非门真值表有高必低，全低才高有高必低，全低才高3.与或非门与或非门F=AB+CDABCDF&1ABCD00011110100000011100110110000101真值表真值表F01001110ABCD

11、11111100011110011100110110001100真值表真值表F01001110真值表真值表A B F0 0 00 1 11 0 11 1 05. 同或门同或门AB=1FF=AB+AB4.异或门异或门 ABF=1真值表真值表A B F0 0 10 1 01 0 01 1 1=A+B+F=AB+AB=A+BAB 两输入端的与门、或门、与非门、或非门对应两输入端的与门、或门、与非门、或非门对应下列输入波形的输出波形分别如下：下列输入波形的输出波形分别如下：与门与门或门或门与门：全与门：全1才才1；或门：有；或门：有1就就1与非门与非门或非门或非门与非门：有低必高，全高才低；与非门：有

12、低必高，全高才低；或非门：有高必低，全低才高或非门：有高必低，全低才高例例+5VABCV1R1R2V2V3V4V5R3R5R4FT1等效电路等效电路+5vA B C R1C1B1一、一、 TTLTTL与非门的基本原理与非门的基本原理第二节第二节 集成门电路集成门电路+5VABCV1R1R2V2V3V4V5R3R5R4uo (F) 设设 uA= 0.3V 则则 VB1= 0.3+0.7= 1VRLuo= 5 uBE3 uBE4 uR2（小）（小） = 5 0.7 0.7= 3.6VF= 1拉电流拉电流VB1=1Vuo=3.6V+5vA B C R1 C1B1V2 、V5 截截 止止V3、 V4导

13、导 通通+5VABCV1R1R2V2V3V4V5R3R5R4uo (F)设设 uA=uB=uC=3.6V ，输入端全部是高电平，输入端全部是高电平， VB1升高，足以使升高，足以使V2 ,V5导通，导通，uo=0.3V,F=0。且。且VB1=2.1V，V1发射结全部反偏。发射结全部反偏。VC2=VCE2+VBE5=0.3+0.7=1V，使，使V3导通，导通，V4截止。截止。灌电流灌电流V1R1+VccVB1=2.1VVC2=1Vuo=0.3V5vA B C R1 C1B1由以上分析可知：由以上分析可知： 当输入端当输入端A、B、C均为高电平时，输出端均为高电平时，输出端Y为为低电平。当输入端低

14、电平。当输入端A、B、C中只要有一个为低电中只要有一个为低电平，输出端就为高电平平，输出端就为高电平,正好符合与非门的逻辑关系。正好符合与非门的逻辑关系。ABCF&F=ABC+5VABV1R1R2V2V3V4V5R3R5R4FVDEN VB1=1VEN=0时时， VB1=1V， V2 、V5截止；截止；EN=1时，二极管时，二极管VD截止，截止， F=AB，同，同TTL与非门。与非门。VB3=1V二、二、三态输出门电路三态输出门电路二极管二极管VD导通，使导通，使VB3=1VV3、V4截止，截止，输出端开路（高阻状态）输出端开路（高阻状态）ABF&EN三态门逻辑符号三态门逻辑符号EN为控制端且

15、高电平有效，为控制端且高电平有效，即即EN=1时，时，同同TTL与非门，与非门，F=AB；EN=0时，输出端时，输出端为高阻状态。为高阻状态。EN为控制端且低电平有效，为控制端且低电平有效，即即EN=0时，时，同同TTL与非门，与非门，F=AB；EN=1时，输出端时，输出端为高阻状态。为高阻状态。A B&ENA B&ENA B&ENA B&EN用三态门接成总线结构用三态门接成总线结构EN F0ABZ1EN F0Z1ABABF&EN三、三、TTLTTL与非门组件与非门组件 TTL与非门组件就是将若干个与非门电路，经过与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。集成电路工艺

16、制作在同一芯片上。 &+VC14 13 12 11 10 9 8 1 2 3 4 5 6 7地地74LS00&74LS00组件含有组件含有两个输入端的与两个输入端的与非门四个。非门四个。SiO2结构示意图结构示意图P型硅衬底型硅衬底源极源极S栅极栅极G漏极漏极D 1. MOS1. MOS管的基本结构及工作原理管的基本结构及工作原理衬底引线衬底引线BN+N+DBSG符号符号（1） 结构和符号结构和符号四、四、 MOSMOS门电路门电路SiO2结构示意图结构示意图P型硅衬底型硅衬底耗尽层耗尽层衬底引线衬底引线BN+N+SGDUDSID = 0D与与S之间是两个之间是两个PN结反向串联，结反向串联，

17、无论无论D与与S之间加之间加什么极性的电压，什么极性的电压，漏极电流均接近漏极电流均接近于零。于零。（2）工作原理）工作原理P型硅衬底型硅衬底N+BSGD。UDS耗尽层耗尽层ID栅极下栅极下P型半导体表面形型半导体表面形成成N型导电沟道，当型导电沟道，当D、S加上正向电压后可产生加上正向电压后可产生漏极电流漏极电流ID 。 N型导电沟道N+N+UGS UGS（th）指在一定的指在一定的UDS下，开始出现漏极电流下，开始出现漏极电流所需的栅源电压。它是所需的栅源电压。它是增强型增强型MOS管参数。管参数。N型硅衬底型硅衬底N+BSGD。耗尽层耗尽层PMOS管结构示意图管结构示意图P沟道沟道PMO

18、S管与管与NMOS管管互为对偶关系，使用互为对偶关系，使用时时UGS 、UDS的极性的极性也与也与NMOS管相反。管相反。 P+P+UGSUDSID开启电压开启电压UGS(th)为为负值，负值，UGS1 真值表真值表 真值表是用列表的方法将逻辑电路输入变量不同组合状态下真值表是用列表的方法将逻辑电路输入变量不同组合状态下所对应的输出变量的取值一一对应列入一个表中，此表称为逻所对应的输出变量的取值一一对应列入一个表中，此表称为逻辑函数的真值表。是表示逻辑函数的一种方法。辑函数的真值表。是表示逻辑函数的一种方法。ABCF00011011101110001111010010111011真值表真值表&

19、1例例: 分析下图逻辑电路的功能。分析下图逻辑电路的功能。&1&ABFABABABF= AB AB=AB+AB真值表真值表A B F0 0 10 1 01 0 01 1 1功能功能:当当A、B取值相同时，取值相同时， 输出为输出为1, 是同或电路。是同或电路。AB=1FA+B = A B反演定理：反演定理：A B = A+B例例1 1例例:分析下图逻辑电路的功能。分析下图逻辑电路的功能。F1=A+B=A BF3=A+B=A BF2=A+BA+B+=(A+B)(A+B)=AB+AB真值表真值表A B F10 0 00 1 01 0 11 1 0F2F31 00 10 01 0功能功能: 当当 A

20、B 时时, F1=1; 当当 A111A+B = A B反演定理：反演定理：A B = A + B例例2 2&1 分析下图逻辑电路的功能。分析下图逻辑电路的功能。&1&ABF真值表真值表A B F0 0 00 1 11 0 11 1 0功能功能:当当A、B取值不同时，取值不同时， 输出为输出为1, 是异或电路。是异或电路。AB=1FF=AB+AB=AB+AB例例3 3根据给定的逻辑要求，设计出逻辑电路图。根据给定的逻辑要求，设计出逻辑电路图。设计步骤：设计步骤：（1）根据逻辑要求，定义输入输出逻辑变根据逻辑要求，定义输入输出逻辑变 量，列出真值表量，列出真值表 （2）由真值表写出逻辑函数表达式

21、）由真值表写出逻辑函数表达式 （3）化简逻辑函数表达式）化简逻辑函数表达式 （4）画出逻辑图）画出逻辑图二、二、组合逻辑电路的设计组合逻辑电路的设计三三人人表表决决电电路路设计三人表决电路设计三人表决电路10A+5VBCRFABCF00000001101110001111010010111011真值表真值表例例1 1由真值表写出逻辑函数表达式以积和法为例由真值表写出逻辑函数表达式以积和法为例1)以输出为以输出为1列方程。各变量之间为列方程。各变量之间为“与与”的关的关系，变量为系，变量为1取变量本身，变量为取变量本身，变量为0取变量的反。取变量的反。2)各个输出为各个输出为1的状态之间，符合的

22、状态之间，符合“或或”的关系。的关系。ABCF00000001101110001111010010111011真值表真值表F=AB+AC+BC=AB+AC+BC=AB AC BCABCABCABCABCF=ABC+ABC+ABC+ABC=（ABC+ABC）+（ABC+ABC）+（ABC+ABC）1、以输出为以输出为1列方程。各变量之间为列方程。各变量之间为“与与”的关的关系，变量为系，变量为1取变量本身，变量为取变量本身，变量为0取变量的反。取变量的反。2、各个输出为各个输出为1的状态之间，符合的状态之间，符合“或或”的关系的关系三人表决电路三人表决电路10A+5VBCRF=AB AC BCF

23、& 设计一个可控制的门电路，要求：当控制端设计一个可控制的门电路，要求：当控制端 E=0时，输出端时，输出端 F=AB；当；当E=1时，输出端时，输出端 F=A+B控制端控制端EABF00000001101110001111010010111011真值表真值表输入输入输出输出F=AB+EB+EA&ABEF1F=EAB+EAB+EAB+EAB=（EAB+EAB）+（EAB+EAB）+（EAB+EAB）例例2 2 两个二进制数相加时不考虑进位信号，称为两个二进制数相加时不考虑进位信号，称为“半加半加”，实现半加操作的电路叫做半加器。，实现半加操作的电路叫做半加器。=1&ABSC COSCABS=A

24、B+AB=A+BC=AB半加器逻辑图半加器逻辑图半加器逻辑符号半加器逻辑符号真值表真值表A B C0 0 00 1 01 0 1 1 S010 11 0半加器半加器例例3 3 被加数、加数以及低位的进位三者相加称被加数、加数以及低位的进位三者相加称 为为“全加全加”，实现全加操作的电路叫做，实现全加操作的电路叫做 全加器。全加器。AnBnCn-1Sn00000001101110001111010010111011真值表真值表Cn01111000Sn=AnBnCn-1+ AnBnCn-1+AnBnCn-1 +AnBnCn-1+(AnBn+AnBn)Cn-1=(AnBn +AnBn)Cn-1=SC

25、n-1+S Cn-1=S + Cn-1S=An + Bn1.全加器全加器三、三、 常用组合逻辑电路常用组合逻辑电路Sn=An + Bn +Cn-1AnBnCn-1Sn00000001101110001111010010111011真值表真值表Cn01111000Cn=AnBnCn-1+ AnBnCn-1+AnBnCn-1 +AnBnCn-1=(AnBn +AnBn)Cn-1= S Cn-1+An Bn Cn=S Cn-1+An Bn全加器全加器Sn=An + Bn +Cn-1+AnBn （Cn-1 +Cn-1 ） COCnAnBnCISnCn-1全加器逻辑符号全加器逻辑符号由半加器及或门组成的

26、全加器由半加器及或门组成的全加器S=AB+AB=A+BC=AB半加器：半加器：Sn=An + Bn +Cn-1Cn=S Cn-1+An Bn全加器全加器半半加加器器半半加加器器AnBnCn-1CnSnSAnBnS Cn-11C试构成一个三位二进制数相加的电路试构成一个三位二进制数相加的电路Ci S iAi Bi Ci-1 Ci S iAi Bi Ci-1 Ci S iAi Bi Ci-1 S0S1S2C2A2 B2A1 B1A0 B0例例1 1 试用试用74LS183构成一个四位二进制数相加构成一个四位二进制数相加 的电路的电路S0S1S2C3A2 B2A1 B12Ci 2S 1Ci 1S2A

27、 2B 2Ci-1 1A 1B 1Ci -174LS1832Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS183S3A0 B0A3 B374LS183是加法器集成电路组件，含有两个是加法器集成电路组件，含有两个独立的全加器。独立的全加器。例例2 22.编码器编码器编码编码：用数字或符号来表示某一对象或信号的过程称为编码：用数字或符号来表示某一对象或信号的过程称为编码 n位二进制代码可以表示位二进制代码可以表示2n个信号个信号8421编码编码：将十进制的十个数：将十进制的十个数0、1、29编成二进制的编成二进制的8421代码代码0 1 1 1 1 1 1 1 1

28、 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 1D C B AY0Y2Y5Y4Y1Y3Y6Y7Y8Y90 0 010011100101010101011 1 00 0 00000000110 1 01 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 8421编码器真值表编码器真值表A=Y1Y3Y5Y7Y9 =Y1+Y3 +Y5 +Y7 +Y9B=

29、Y2Y3Y6Y7C=Y4Y5Y6Y7D=Y8Y9编码器编码器& +5VR 10DCBA0 1 2 3 4 5 6 7 8 9 0111A=Y1Y3Y5Y7Y9D=Y8Y9B=Y2Y3Y6Y7C=Y4Y5Y6Y70 0 010011100101010101011 1 00 0 00000000110 1 00 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1D C B AY0Y2Y5Y4Y1Y3Y6Y7Y8Y9 0 1 0 8421优先编码器真

30、值表优先编码器真值表C=Y7Y8Y9+Y6Y7Y8Y9+Y5Y6Y7Y8Y9+Y4Y5Y6Y7Y8Y9=（Y7+Y6Y7+Y5Y6Y7+Y4Y5Y6Y7）Y8Y9=（Y7+Y6+Y5+Y4）Y8Y9消去法消去法 A+AB=A+B数字集成编码器数字集成编码器T1147(优先编码器）优先编码器）T114716 15 14 13 12 11 10 91 2 3 4 5 6 7 8 I5 I6 I7 I8 I9 Y2 Y1 地地 VCC I4 Y3 I3 I2 I1 I0 Y0I0 I9：信号输入端信号输入端 低电平有效低电平有效Y0Y3：信号输出端信号输出端 以反码形式以反码形式 输出输出 译码是编

31、码的反过程，将二进制代码按编码时的译码是编码的反过程，将二进制代码按编码时的原意翻译成有特定意义的输出量原意翻译成有特定意义的输出量。3.3.译码器译码器1）变量译码器）变量译码器若输入变量的数目为若输入变量的数目为n，则输出端的数目，则输出端的数目N=2n例如：例如：2线线4线译码器、线译码器、 3线线8线译码器、线译码器、 4线线16线译码器等。线译码器等。 现以现以3线线8线译码器线译码器74LS138为例说明为例说明1 2 3 4 5 6 7 8 A0 A 1 A2 SB SC SA Y7 地地 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y674LS13816 15 14 13 12

32、 11 10 91 2 3 4 5 6 7 874LS138管脚图管脚图A2 A0是译码器输入端，是译码器输入端，Y0 Y7是译码器输出端。是译码器输出端。且低电平有效。且低电平有效。SC SB SA为三个使能输入端，只有为三个使能输入端，只有当它们分别为当它们分别为0、0、1，译码器才正常译码；否则，译码器才正常译码；否则不论不论A2 A0为何值，为何值，Y0 Y7都输出高电平。都输出高电平。A2 A1 A0 Y0Y2Y5Y4Y1Y3Y6Y774LS138 真值表真值表0000111000111101001011010 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1

33、1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0Y0= A2A1A0 Y1A2A1A0 =Y2= A2A1A0 Y7=A2A1A0 SCSASB+1 01 01 01 01 01 01 01 0 10 1 1 1 1 1 1 1 11 1 1 1 1 1 1 11A0 A2 A2 A2 A1 11A1 A1 A0 A0 &Y0= A2A1A0 &.&Y7=A2A1A0 Y1A2A1A0 =当当SA=1、SB= SC =0时，才正常译码。时，才正常译码。1SASBSCG1例：用例：

34、用74LS138构成八路数据分配器。构成八路数据分配器。 DY0Y5Y4Y1Y3Y6Y7A2 A1 A0=010 当当SA=1,SB=0,Y2Y2=0如果如果D=0,即即SC=0,正常译码正常译码,Y2=1如果如果D=1,即即SC=1,不译码不译码,所以所以Y2 =D74LS138A0 A2 A1 SASBSC1Y6Y7DA2 A1 A0 Y0Y1.数据数据输入输入选择控制端选择控制端A2A1A0译码器的应用举例译码器的应用举例例例二二-十进十进制编码制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用

35、到人们习惯的十进制显示出来，这就要用到显显示译码器示译码器。2）显示译码器显示译码器（1）显示器件）显示器件：常用的是常用的是七段显示器件七段显示器件abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1eabfgecdf g a be d c +a b c d e f ga b c d e f g+ + +共阴极接法共阴极接法共阳极接法共阳极接法共有两种接法共有两种接法74LS4816 15 14 13 12 11 10 91 2 3 4 5 6 7 8VCC Yf Yg Ya Yb Yc Yd YeA1 A2 LT BI/RBO

36、 RBI A3 A0 地地 YaYg: 译码器输出端，译码器输出端， 与共阴极半导与共阴极半导 体数码管中对体数码管中对 应字段应字段a a g g的管的管 脚相连。脚相连。LT : 灯测试输入端灯测试输入端A3 A0：8421码输入端码输入端BI：灭灯输入端灭灯输入端RBI：灭零输入端灭零输入端RBO：灭零输出端灭零输出端( (2)74LS48)74LS48七段字形显示译码器七段字形显示译码器74LS48七段字形显示译码器的真值表七段字形显示译码器的真值表A3 A2 A1 A0 Ya Yb Yc Yd Ye Yf Yg 显示显示字形字形0 0 0 01 1 1 1 1 1 00 0 0 10

37、 1 1 0 0 0 0.1 0 0 01 1 1 1 1 1 11 0 0 11 1 1 0 1 1 1A3A2A1A0YYYYYY YabcdefgR+5V74LS48数码管数码管A3A2A1A074LS48与数码管的连接与数码管的连接000000101100000000011100110灭灭 零零 控控 制制 示示 意意 图图20 7 .03A3 A2 A1 A01RBI RBORBI RBORBI RBORBI RBORBI RBORBI RBO4.4.数据选择器数据选择器从一组数据中选择一路信号进行传输的电从一组数据中选择一路信号进行传输的电路，称为路，称为数据选择器数据选择器。A0

38、A1D3D2D1D0Y控制信号控制信号输入信号输入信号输出信号输出信号数据选择数据选择器类似一器类似一个多投开个多投开关。选择关。选择哪一路信哪一路信号由相应号由相应的一组控的一组控制信号控制信号控制。制。一位四选一集成一位四选一集成数据选择器数据选择器74LS153输输入入输输出出A1A0Y 10000D0010D1100D2110D3E功能表功能表控制端控制端D0D1D2D3A0A1Y74LS153E一位八选一集成一位八选一集成数据选择器数据选择器74LS151输输入入输输出出A2A1A0Y 1010001110D0D7E功能表功能表Y0D7D D0D7EA0A1A2YD0D7 74LS1

39、51Y用两片用两片74LS151构成十六选一数据选择器构成十六选一数据选择器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A3D8D15 D0D7 =0D0 D7=1D0 D7用两片用两片74LS151构成十六选一数据选择器构成十六选一数据选择器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A3D8D15 D0D7 =1D8 D15=1D8 D15四、四、 利用中规模组件设计组合电路利用中规模组件设计组合电路中规模组件都是为了实现专门的逻中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。可以

40、实现一般的逻辑功能。用中规模组件设计逻辑电路，可以减用中规模组件设计逻辑电路，可以减少连线、提高可靠性。少连线、提高可靠性。下面介绍用选择器和译码器设计组合下面介绍用选择器和译码器设计组合逻辑电路的方法。逻辑电路的方法。从从n个数据中选择一路传输，称为个数据中选择一路传输，称为一位一位数据选择器数据选择器。从。从m组数据中各选择一路传输组数据中各选择一路传输，称为，称为m位数据选择器。位数据选择器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号控制信号四位二选一选择器四位二选一选择器1.1.用数据选择器设计逻辑电路用数据选择器设计逻辑电路输输 入入输输 出出A1A0Y 10000D

41、0010D1100D2110D3E四选一选择器功能表（四选一选择器功能表（153）)()()()(013120100101AADAADAADAADY时：时：0E 类似三变量函数的表达式！类似三变量函数的表达式！利用四选一选择器实现如下逻利用四选一选择器实现如下逻辑函数。辑函数。EGGERGERGERF与四选一选择器输出的逻辑式比较与四选一选择器输出的逻辑式比较)()()()(013120100101AADAADAADAADY可以令：可以令：0AE 1AG RDD10 RD2 变换变换）（）（）（GEEGREGREGRF1)(1D3 例例1 1接线图接线图D0D1D2D3A0A1EGRY“1”7

42、4LS153E0AE 1AG RDD10 RD2 1D3 1用用n位地址输入的数据选择器，可以位地址输入的数据选择器，可以产生任何一种输入变量数不大于产生任何一种输入变量数不大于n+1的组合逻辑函数。的组合逻辑函数。设计时可以采用函数式比较法。控设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以制端作为输入端，数据输入端可以综合为一个输入端。综合为一个输入端。 用用74LS151实现如下控制：判别输入的四位二进制数实现如下控制：判别输入的四位二进制数能否被五整除？能整除的输出能否被五整除？能整除的输出“1”，否则输出，否则输出“0”。真值表真值表d c b a F0 0 0 0 10

43、 1 0 1 11 0 1 0 11 1 1 1 1F=dcba+dcba+dcba+dcba74LS151输输 入入输输 出出A2A1A0Y 101000 1110D0 D7E功能表功能表Y0D7D 74LS151功能表功能表A2A1A0 Y0 0 0 D00 0 1 D10 1 0 D20 1 1 D31 0 0 D41 0 1 D51 1 0 D61 1 1 D7A2A1A0 YY=A2A1A0D0+ A2A1A0D1+ A2A1A0D2+ A2A1A0D3+ A2A1A0D4+A2A1A0D5+ A2A1A0D6+ A2A1A0D7例例1 1Y=A2A1A0D0+ A2A1A0D1+

44、A2A1A0D2+ A2A1A0D3+ A2A1A0D4+A2A1A0D5+ A2A1A0D6+ A2A1A0D7F=dcba+dcba+dcba+dcba0D0D7EA0A1A2Yaa74LS151D2D1D5D6D4D3YdbcA0=bA1=cA2=dD0=D5=aD2=D7=aD1=D3=D4=D6=02.2.用线译码器设计多输出组合逻辑电路用线译码器设计多输出组合逻辑电路A1A01XX11110000111001101101011010111110S0Y1Y2Y3Y从功能表可知：从功能表可知： AAAAY AAAAY AAAAY AAY24线译码器真值表线译码器真值表 用用2-4线译码

45、器产生一组多输出函数。线译码器产生一组多输出函数。0101AAAAZ1 012AAAAZ01 参考上页的逻辑式参考上页的逻辑式可知可知 AAY1AAY01 AAY AAY YYZ YYZ例例1 1接线图接线图0Y1Y2Y3YS1A0A 1 11A0AZ2Z1 任何一个三输入变量的逻辑函数都可以用任何一个三输入变量的逻辑函数都可以用74LS138和一个与非门来实现。和一个与非门来实现。 例：用例：用74LS138实现实现Y=AB+BC Y=AB（C+C）+BC（A+A）=ABC+ABC+ABC=ABC+ABC+ABC=ABC ABC ABC=Y3Y6Y774LS138A0 A2 A1 A B CSASBSC1Y3Y6Y7&Y例例2 2n-2n 线译码器，包含了线译码器，包含了n变量所有的变量所有的最小项。加上或门或与非门，可以最小项。加上或门或与非门，可以组成任何形式的输入变量小于组成任何形式的输入变量小于n的组的组合逻辑函数。合逻辑函数。