《多功能数字钟的电路设计报告书.docx》由会员分享，可在线阅读，更多相关《多功能数字钟的电路设计报告书.docx（11页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、多功能数字钟的电路设计报告书数字电子技术课程设计课程设计专用封面设计题目: 数字钟所修课程名称: 电子课程技术课程设计2023 年 12 月 07 日至 2023 年 12 月 修课程时间:18 日完成设计日期: 2023 年 12 月 18 日评阅成绩:评阅意见: 工学院学院2023_级电气及其自动化专业 姓名学号 评阅教师签名: 年 月 日,密,封,线,第 1 页 共 10 页数字电子技术课程设计 多功能数字钟的课程设计一、设计题目:多功能数字钟的电路设计二、设计要求:1. 能直接显示时、分、秒的数字钟，要求二十四为一计数周期。2. 当电路发生走时误差是具有快速校准时、分、秒的功能。3.
2、整点自动报时，在离整点 10s 时，便自动发出鸣叫声，步长 10s，当鸣声完毕时正好为整点。4. 要求电路主要承受中规模集成电路，电源电压+5V. 三、题目分析:数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒脉冲发生器是数字钟的核心局部，它的精度和稳定度打算了数字钟的质量，在此次试验中用 555 定时器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器承受 60 进制计数器，每累计 60 秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也承受 60 进制计数器，每累计 60 分，发出一个“时脉冲”信号，该信号将被送到“时
3、计数器”。 “时计数器”承受 24 进制计数器，可以实现一天 24h 的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位 LED 显示器显示出来。为了使数字钟的功能更加完善，增加了整点报时环节和校时环节。整点报时电路是依据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进展校对调整 四、总体方案:此次设计或许可以分五个局部:秒脉冲产生局部、计数局部、显示局部、校时局部、报时局部。在秒脉冲产生局部中，用 555 定时器予以实现，通过调整电阻的大小最终得到我们所需要的秒脉冲;在计数电路中，我们承受 74LS90
4、这种二-五-十进制计数器，由于它可以同时可以级连组成 60 进制和 24 进制，用起来比较便利; 用 74LS90、CC4511 译码器和七段显示数码管便组成多功能数字钟的显示局部;在校时局部中，我们选用的是手动校时的方式，通过按钮产生脉冲来掌握 74LS90 的计数，从而到达计数的目的;在最终的报时局部中，承受规律门电路、数据选择器74LS151 和 74LS00 门电路组成掌握电路和蜂鸣器加以实现。通过以上几个局部的共同作用，最终到达该项设计的全部要求，设计出一个多功第 2 页 共 10 页数字电子技术课程设计能数字钟。以下图为数字钟总设计构造图:图 1 总设计构造图五、具体实现:(1)秒
5、脉冲产生局部(555 定时器)本设计方案使用 555 多谐振荡器来产生 1HZ 的信号。通过转变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进展分频使电路繁复。虽然此振荡器没有石英晶体稳定度和准确性高，由于设计便利，操作简洁，成为了设计时的首选，但是由于与试验中使用的 555 芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，通过电压表的测量能很好的观看到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，肯定程度上优于使用 555 芯片产生信号方式。最终我们选择了 555 定时器作为秒脉冲发生器。在 555 定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选
6、择元件参数使其发出标准秒信号。555 定时器的功能主要由上、下两个比较器,1、,2 的工作状况打算。假设复位端 ,加低电平或接地,可使电路强制复位,不管 555 电路原处于什么状态,均可使它的输出,为“0”电平。只要在 555 定时器电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可便利地构成多谐振荡器。第 3 页 共 10 页数字电子技术课程设计UCC 1R8473u2RO6555521C555 是数字钟脉冲产生的核心局部。为了保证脉冲的准确性与稳定性，R1 和 R2 承受可调电阻，经过不断的调试，R1 的阻值大约在 15K 左右，R2 的电阻大约在68K 左右，电容 C 大小为 1
7、0uF，经过屡次调试后可以得到频率为 1Hz 的秒脉冲，并将其作为整个多功能数字钟的脉冲源，作为计数器计数等功能之用。 (2)计数局部CP 和 CP74LS90 是二-五-十进制异步计数器，它有两个时钟输入端。其中，AB QQQQQCPCP 和组成一位二进制计数器;和组成五进制计数器;假设将与 00012AB CPCP 相连接，时钟脉冲从输入，则构成了 8421BCD 码十进制计数器。74LS90BA 具有异步清零和异步置九功能。当 R0 全是高电平，R9 至少有一个为低电平时，实现异步清零。当 R0 至少有一个低电平，R9 全是高电寻常，实现异步置九。当R(1)R(2)R0、R9 为低电寻常
8、，实现计数功能。所以 74LS90 有两个清零端、，00R(1)R(2)两个置 9 端和，其引脚图和功能图明细见以下图。 99输入 输出第 4 页 共 10 页数字电子技术课程设计R01 R02 R91 R92 Qd Qc Qb QA L L L LH H L L L L L H H LH L L H L H H H L L H L H H L L 计数 LL 计数L L计数L L 计数图 4 计数器 74LS90 的引脚图和完全功能表对于设计所需的六十进制和二十四进制，通过以下图所示的计数器和门电路综合掌握的方法到达该要求。在六十进制的秒和分表示中，需要在秒和分的十位消灭0110 的时候便通
9、过门电路进展反响清零;在二十四进制时中表示中，需要将十位的第三高位(即 B 端)和各位的其次高位(即 C 端)接入门电路的输入端，于是当时的计数到达 0010 0100 的时候便通过反响清零。具体实现图示如下:图 5 计数电路局部(3)显示局部译码器是一个多输入、多输出的组合规律电路。它的工作是把给定的代码进展“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字安排， 存储器寻址和组合掌握信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器 CC4511，用 CC4511 把输
10、入的a,g8421BCD 码 ABCD 译成七段输出，再由七段数码管显示相应的数(所显示的第 5 页 共 10 页数字电子技术课程设计数为十进制数字)。所使用的共阴极译码器 CC4511 的引脚图和完全功能图如下:图 6 译码器 CC4511 的引脚图和完全功能表在该设计的具体实现过程见以下图:图 7 显示电路局部(4)校时局部分析整个电路图可知:校时局部原理格外简洁，只需要两个单刀双置开关即可实现，开关始终接通的端口与下一需要输进脉冲的端口相连，开关的两个选择端口一个连接正常进位的脉冲输出端，另外一端则直接与脉冲源连接。当开关位于正常进位脉冲端时，整个数字钟正常工作，当开关位于直接连接脉冲源
11、端时，分或时不再受进位脉冲的影响，而直承受脉冲源掌握，此而完成校时的功能。第 6 页 共 10 页数字电子技术课程设计图 8 校时电路局部(5)报时局部报整点时数电路的功能是:每当数字钟计时将要到整点时发出音响，点响几。要到达在离整点 10s 时便自动发出鸣叫声，持续时间为 10 秒，当报时完毕为整点这个目的，由下表可以知道当时间在 XX:59:50 的时候开头报时，用二进制表示出进展报时的时间为:Q,QQ,Q) 秒 8 位 分 8 位(CP 输出 7070A 1 0101 1001 0101 0000表 1 报时电路真值表分析上表可知，当分的 Q6 , Q4, Q3, Q0 和秒的 Q6 Q
12、4 皆为高电寻常，进展报时。报时局部的 74LS151 是八选一数据选择器，它有三个地址输入端 A2、A1、A0, 八个数据输入端 D0,D7，两互补输出的数据输出端，以下图为其引脚图:第 7 页 共 10 页数字电子技术课程设计图 9 报时电路局部这个局部或许可以由三个小的局部组成:掌握局部、数据选择局部、实施部 分。当时间为 59 分 51 秒、53 秒、55 秒、57 秒，即在图中上面那个 74LS00 的输出为 0，下面那个 74LS00 输出为 1 时，此时数据选择器 74LS151 会选择 1C1(500Hz 的声音信号)作为输出并从 1Y 端输出，此时，蜂鸣器产生低鸣声;然而，当
13、时间为59 分 59 秒时，即 2 两个 74LS00 输出都为 0 时，数据选择器会选择 1C1(1000Hz 的声音信号)作为输出并从 1Y 端输出，此时蜂鸣器会产生声音比较大的鸣叫声。(6) 清零局部在数值时钟中，清零是格外重要的，在设计中我们承受手动清零方式，通过开关来到达清零的目的，清零的原理也格外简洁。根本原理是利用开关通断掌握与非门的输入为高电平或者低电平，进而掌握 74LS90 的清零端，当 R01=R02=1 时，数值时钟将全部清零，从而实现了清零。第 8 页 共 10 页数字电子技术课程设计(7) 总的设计图通过以上局部的共同作用可实现多功能数字钟的各种功能，其中总的实现电路如下:图 10 设计总图(a)六、在试验室实现过程中遇到的问题及排解措施:第 9 页 共 10 页数字电子技术课程设计在这次这个多功能数字钟的设计过程中，我们遇到很多问题，最终导致我们但是最终在全组同学的一起努力之下，将问题逐一排解，完成了这次的设计，并到达预期的效果。七、设计心得体会:在试验过程中我们曾经遇到过问题。一个是在电路接好之后计数的显示结果不正确，经分析与检查后我们再请教师帮我们检查了一次，知道了是电路中有些错误的地方，并改正了错误八、参考文献:1康华光.电子技术根底-数字局部(第五版).高等教育出版社,2023 2数字电子技术试验指导书第 10 页 共 10 页