《多功能数字钟的电路设计报告书.doc》由会员分享，可在线阅读，更多相关《多功能数字钟的电路设计报告书.doc（10页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、_工学院_学院_2007_级_电气及其自动化专业 姓名_ 学号_（密）（封）（线）课程设计专用封面设计题目： 数字钟 所修课程名称： 电子课程技术课程设计 修课程时间： 2009 年 12月 07 日至2009年 12 月 18日完成设计日期： 2009 年 12 月 18 日评阅成绩： 评阅意见：评阅教师签名： 年 月 日 多功能数字钟的课程设计一、设计题目：多功能数字钟的电路设计二、设计要求：1.能直接显示时、分、秒的数字钟，要求二十四为一计数周期。2.当电路发生走时误差是具有快速校准时、分、秒的功能。3.整点自动报时，在离整点10s时，便自动发出鸣叫声，步长10s，当鸣声结束时正好为整点
2、。4.要求电路主要采用中规模集成电路，电源电压+5V.三、题目分析：数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，在此次实验中用555定时器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经
3、七段显示译码器译码，通过六位LED显示器显示出来。为了使数字钟的功能更加完善，增加了整点报时环节和校时环节。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整四、总体方案：此次设计大概可以分五个部分：秒脉冲产生部分、计数部分、显示部分、校时部分、报时部分。在秒脉冲产生部分中，用555定时器予以实现，通过调节电阻的大小最后得到我们所需要的秒脉冲；在计数电路中，我们采用74LS90这种二-五-十进制计数器，因为它可以同时可以级连组成60进制和24进制，用起来比较方便；用74LS90、CC4511译码器和七段显示数码管
4、便组成多功能数字钟的显示部分；在校时部分中，我们选用的是手动校时的方式，通过按钮产生脉冲来控制74LS90的计数，从而达到计数的目的；在最后的报时部分中，采用逻辑门电路、数据选择器74LS151和74LS00门电路组成控制电路和蜂鸣器加以实现。通过以上几个部分的共同作用，最终达到该项设计的所有要求，设计出一个多功能数字钟。下图为数字钟总设计结构图：图1 总设计结构图五、具体实现：(1)秒脉冲产生部分（555定时器）本设计方案使用555多谐振荡器来产生1HZ的信号。通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。虽然此振荡器没有石英晶体稳定度和精确性高，由于设
5、计方便，操作简单，成为了设计时的首选，但是由于与实验中使用的555芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，通过电压表的测量能很好的观察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，一定程度上优于使用555芯片产生信号方式。最终我们选择了555定时器作为秒脉冲发生器。在555定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选择元件参数使其发出标准秒信号。555定时器的功能主要由上、下两个比较器1、2的工作状况决定。若复位端 加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的输出为“0”电平。只要在555定时器电路外部配上两个电阻及两
6、个电容元件,并将某些引脚相连,就可方便地构成多谐振荡器。 555是数字钟脉冲产生的核心部分。为了保证脉冲的准确性与稳定性，R1和R2采用可调电阻，经过不断的调试，R1的阻值大约在15K左右，R2的电阻大约在68K左右，电容C大小为10uF，经过多次调试后可以得到频率为1Hz的秒脉冲，并将其作为整个多功能数字钟的脉冲源，作为计数器计数等功能之用。(2)计数部分74LS90是二-五-十进制异步计数器，它有两个时钟输入端。其中，和组成一位二进制计数器；和组成五进制计数器；若将与相连接，时钟脉冲从输入，则构成了8421BCD码十进制计数器。74LS90具有异步清零和异步置九功能。当R0全是高电平，R9
7、至少有一个为低电平时，实现异步清零。当R0至少有一个低电平，R9全是高电平时，实现异步置九。当R0、R9为低电平时，实现计数功能。所以74LS90有两个清零端、，两个置9端和，其引脚图和功能图明细见下图。输入输出R01 R02 R91 R92Qd Qc Qb QAH H L H H LL H H L H HL L L LL L L LH L L HH L L H L L L L L LL L 计数计数计数计数图4 计数器74LS90的引脚图和完全功能表对于设计所需的六十进制和二十四进制，通过下图所示的计数器和门电路综合控制的方法达到该要求。在六十进制的秒和分表示中，需要在秒和分的十位出现011
8、0的时候便通过门电路进行反馈清零；在二十四进制时中表示中，需要将十位的第三高位(即B端)和各位的第二高位(即C端)接入门电路的输入端，于是当时的计数达到0010 0100的时候便通过反馈清零。具体实现图示如下：图5 计数电路部分(3)显示部分译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器CC4511，用CC4511把输入的842
9、1BCD码ABCD译成七段输出，再由七段数码管显示相应的数（所显示的数为十进制数字）。所使用的共阴极译码器CC4511的引脚图和完全功能图如下：图6 译码器CC4511的引脚图和完全功能表在该设计的具体实现过程见下图：图7显示电路部分(4)校时部分分析整个电路图可知：校时部分原理非常简单，只需要两个单刀双置开关即可实现，开关始终接通的端口与下一需要输进脉冲的端口相连，开关的两个选择端口一个连接正常进位的脉冲输出端，另外一端则直接与脉冲源连接。当开关位于正常进位脉冲端时，整个数字钟正常工作，当开关位于直接连接脉冲源端时，分或时不再受进位脉冲的影响，而直接受脉冲源控制，此而完成校时的功能。图8 校
10、时电路部分(5)报时部分报整点时数电路的功能是：每当数字钟计时将要到整点时发出音响，点响几。要达到在离整点10s时便自动发出鸣叫声，持续时间为10秒，当报时结束为整点这个目的，由下表可以知道当时间在XX:59:50的时候开始报时，用二进制表示出进行报时的时间为： 输出分8位()秒8位()10101 10010101 0000表1 报时电路真值表分析上表可知，当分的Q6 , Q4, Q3, Q0 和秒的Q6 Q4皆为高电平时，进行报时。 报时部分的74LS151是八选一数据选择器，它有三个地址输入端A2、A1、A0,八个数据输入端D0D7，两互补输出的数据输出端，下图为其引脚图： 图9 报时电路
11、部分这个部分大概可以由三个小的部分组成：控制部分、数据选择部分、实施部分。当时间为59分51秒、53秒、55秒、57秒，即在图中上面那个74LS00的输出为0，下面那个74LS00输出为1时，此时数据选择器74LS151会选择1C1(500Hz的声音信号)作为输出并从1Y端输出，此时，蜂鸣器产生低鸣声；然而，当时间为59分59秒时，即2两个74LS00输出都为0时，数据选择器会选择1C1(1000Hz的声音信号)作为输出并从1Y端输出，此时蜂鸣器会产生声音比较大的鸣叫声。（6）清零部分在数值时钟中，清零是非常重要的，在设计中我们采用手动清零方式，通过开关来达到清零的目的，清零的原理也十分简单。
12、基本原理是利用开关通断控制与非门的输入为高电平或者低电平，进而控制74LS90的清零端，当R01=R02=1时，数值时钟将全部清零，从而实现了清零。(7)总的设计图通过以上部分的共同作用可实现多功能数字钟的各种功能，其中总的实现电路如下：图10设计总图(a)六、在实验室实现过程中遇到的问题及排除措施：在这次这个多功能数字钟的设计过程中，我们遇到很多问题，最终导致我们但是最终在全组同学的一起努力之下，将问题逐一排除，完成了这次的设计，并达到预期的效果。七、设计心得体会：在实验过程中我们曾经遇到过问题。一个是在电路接好之后计数的显示结果不正确，经分析与检查后我们再请老师帮我们检查了一次，知道了是电路中有些错误的地方，并改正了错误八、参考文献：1康华光.电子技术基础-数字部分（第五版）.高等教育出版社,20062数字电子技术实验指导书