《[精选]CMOS制造工艺及流程教材.pptx》由会员分享，可在线阅读，更多相关《[精选]CMOS制造工艺及流程教材.pptx（74页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1Main content0.6um single Poly double metal process flow introduce;Open discussion.2Part 1:Part 1:0.6um process flow introduce(一，衬底材料的准备(二，阱的形成(三，隔离技术(四，栅的完成(五，源漏的制备(六，孔(七，金属1布线(八，平坦化工艺(九，VIA及金属2(十，钝化工艺3一，衬底材料的准备一，衬底材料的准备1 1 1，根据设备选择硅片规格：直径6英寸150mm,厚度为67520um。2，根据具体工艺选择硅片的掺杂类型和电阻率：N型电阻率4-7 、P 型电阻率15
2、-25 。3，从电路和器件考虑是否选用外延片和双面抛光片。4衬底材料的准备衬底材料的准备2 2-硅片的晶向：MOS器件只选，该晶向Si界面态密度最小，载流子具有较高的迁移率。-晶向界面态密度最高，张力最大。5二，阱的形成用途二，阱的形成用途P 阱Well or called Tub的形成.-阱的作用是在一种掺杂类型的衬底上N或P可以制作两种器件CMOS。-根据原始衬底和阱的类型，CMOS工艺可以分为：P-well工艺、N-well工艺和Twin-well工艺。-评价阱的关键参数有：阱的结深Xj和阱电阻Rs.6阱的形成阱的形成原理图原理图7阱的形成阱的形成工艺流程工艺流程8 First Oxid
3、eFirst OxideSi(P)SiO21700 A阱的形成阱的形成流程图流程图CROSS SECTIONCROSS SECTION9 N-Well AND P-WELL IMPN-Well AND P-WELL IMPSi(P)SiO2阱的形成阱的形成流程图流程图CROSS SECTIONCROSS SECTION10阱的形成阱的形成流程图流程图CROSS SECTIONCROSS SECTION Well Driving inWell Driving inSi(P)P-WellSiO2N-Well11阱的形成阱的形成流程图流程图CROSS SECTIONCROSS SECTIONN-We
4、llSi(P)P-Well.Oxide Strip12阱的形成阱的形成闩锁效应阱一般是通过离子注入和推阱过程形成的，通常推阱的时间较长且温度很高1000。闩锁效应是CMOS工艺中固有的问题，影响闩锁效应的主要参数是阱和衬底的电阻Rwell和Rsub以及寄生晶体管的电流增益npn和pnp。通过降低Rwell和Rsub，使npn*pnp小于1，从而防止闩锁效应。13三，隔离技术用途三，隔离技术用途P隔离技术 Isolation.-在MOS集成电路中，所有的器件都制作在同一个硅衬底上，它们之间的隔离非常重要，如果器件之间的隔离不完全，晶体管之间的泄露电流会引起直流功耗增加和晶体管之间的相互干扰，甚至
5、有可能导致器件逻辑功能的改变。常见的有PN结、LOCOS、PBLOCOS、凹槽等隔离技术.14隔离技术隔离技术LOCOS LOCOS 原理原理-CMOS工艺最常用的隔离技术就是LOCOS硅的选择氧化工艺，它以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。-常规的LOCOS工艺由于有源区方向的场氧侵蚀SiN边缘形成类似鸟嘴的结构，称为“鸟 嘴bird break和场注入的横向扩散，使LOCOS工艺受到很大的限制。15隔离技术隔离技术LOCOS LOCOS 图图16隔离技术隔离技术LOCOS LOCOS
6、工艺流程工艺流程17隔离技术隔离技术改善改善LOCOS B.BLOCOS B.B方法方法右图为局部在线使右图为局部在线使用的用的LOCOS工艺。工艺。在线降低在线降低B.B方法方法有：有：1，降低场氧厚度；2，增加SIN厚度，降低PAD OXIDE 厚度；3，场氧后增加回刻。18隔离技术隔离技术关于场注入关于场注入在LOCOS隔离工艺中，以连接晶体管的金属或多晶硅连线做为栅，以栅两测的N+扩散区做为源漏将形成一个寄生的场管，为了防止该寄生MOSFET开启引起的泄露电流等问题，很多时候工艺中会通过场注入channel stop implant 来提高场寄生管的开启,但是如果场注入剂量太大，则 会
7、降低源/漏对衬底的单结击穿电压，增加S/D的结电容，降低MOSFET的传输速度。19隔离技术隔离技术流程图流程图CROSS SECTIONCROSS SECTION Pad Oxide and Deposit NitridePad Oxide and Deposit NitrideN-WellSi(P)SiO2Si3N4P-Well20隔离技术隔离技术流程图流程图CROSS SECTIONCROSS SECTION SDG Etch and N-field ImpSDG Etch and N-field ImpSi(P)N-WellSiO2Si3N4P-Well21隔离技术隔离技术流程图流程图
8、CROSS SECTIONCROSS SECTION Field OxidationField OxidationN-WellSiO2Si(P)Si3N4P-Well22隔离技术隔离技术流程图流程图CROSS SECTIONCROSS SECTION SiSi3 3N N4 4 Strip StripN-WellSiO2Si(P)P-Well23四，栅的完成四，栅的完成-栅工艺段是整个工艺的关键之一.-栅氧化层的质量影响Vt固定电荷，可动电荷，Bv缺陷，栅控能力gm，器件老化，亚阈值电流等。-栅氧化、多晶淀积以及多晶掺杂在工艺上要 求连续完成。这几个步骤间的时间间隔被明确定义，一般栅氧和多晶淀
9、积的时间间隔不大于4小时，称为Critical Time。24栅的完成栅的完成Sca-oxideSca-oxide为了消除SiN应力和场氧工艺中SiN对有源区外表的影响，改善外表状态，在做栅氧之前，牺牲氧化是必须的。25栅的完成栅的完成预栅氧与预栅氧与Vt调整调整-在VLSI器件中，沟道区的注入一般不止一次，通常需要两次，其中一次用于调整阈值电压，另一次用于抑制穿通效应，抑制穿通效应的注入通常是高能量，高剂量的，注入峰值较深延伸至源-漏耗尽区的附近；而调阈值注入一般能量较低，注入峰值位于外表附近。调阈值注入 一般为1次普注，有时候根据设计的需要会增加1次 P沟选择性注入。在沟注前常常生长一层预
10、栅氧做 为外表注入保护层。26栅的完成栅的完成工艺流程工艺流程27栅的完成栅的完成流程图流程图CROSS SECTIONCROSS SECTION Sca-oxide and StripSca-oxide and StripN-WellSiO2Si(P)P-Well28栅的完成栅的完成流程图流程图CROSS SECTIONCROSS SECTION Gate OxideGate OxideN-WellSiO2Si(P)P-Well29栅的完成栅的完成流程图流程图CROSS SECTIONCROSS SECTION Polysilicon DepositionPolysilicon Deposi
11、tionPolyN-WellSiO2Si(P)P-Well30栅的完成栅的完成流程图流程图CROSS SECTIONCROSS SECTION Poly Photo and EtchPoly Photo and EtchPolyN-WellSiO2Si(P)P-Well31五，源漏的制备五，源漏的制备通过注入形成硅栅器件的源漏两个端口。源、栅、漏之间的 对准不受其他的因素影响而自对准形成。这是硅栅工艺区别于AL栅工艺的特点之一。漏端附近沟道区中的高电场是引起短沟器件热载流子效应的主要原因，为了减小沟道电场，VLSI中的N沟器件几乎全部采用渐变漏掺杂结构，一般由两次杂质注入形成，最常用的两种渐变
12、结构是双扩散漏DDD和轻扩散漏LDD结构。主要为了减小热载流子效应。32P-衬底N+N+POLY栅N-N-图三：轻掺杂漏结构图三：轻掺杂漏结构N+N+POLY栅P-衬底图一：传统的漏结构图一：传统的漏结构N-N+N+POLY栅N-P-衬底图二：双扩散漏结构图二：双扩散漏结构源漏的制备源漏的制备不同结构的截面图不同结构的截面图33源漏的制备源漏的制备DDD结构是通过向源漏区注磷，砷形成的，首先注入磷，形成轻掺杂N-区，然后再注入砷形成重掺杂区，由于P比As轻，扩散得较快，所以轻掺杂的N-区将N+包围了起来。LDD结构是通过低能注入P或As形成轻掺杂N-区，并在多晶硅侧面形成氧化物侧墙，然后利用侧
13、墙作为掩膜注入As形成N+区。34源漏的制备源漏的制备工艺流程工艺流程35SiO2源漏的制备源漏的制备 流程图流程图CROSS SECTIONCROSS SECTIONPLDD NLDD and PLDD IMPLNLDD and PLDD IMPLPolyN-WellSi(P)P-WellNLDD36源漏的制备源漏的制备 流程图流程图CROSS SECTIONCROSS SECTION LPTEOS Deposition LPTEOS Deposition LPTEOSN-WellSiO2Si(P)P-WellNLDDPLDDPoly37源漏的制备源漏的制备 流程图流程图CROSS SECT
14、IONCROSS SECTION Spacer etchSpacer etchPolySpacerN-WellSiO2Si(P)P-WellNLDDPLDD38源漏的制备源漏的制备 流程图流程图CROSS SECTIONCROSS SECTIONPoly NS/D and PS/D NS/D and PS/D SpacerN-WellSiO2Si(P)P-WellNS/DPS/D39六，孔的形成六，孔的形成-D1采用TEOS+BPTEOS，其中未掺杂的TEOS可以阻挡高温回流过程中BPTEOS中的杂质向POLY及衬底中的扩散；BPTEOS中B，P含量要控制在3-5%。掺B可以降低回流温度，掺P
15、可以减小膜的应力，具有抗潮，吸钠等特性。-介质回流：一般温度在800-900度，监控回流角，高温使BPTEOS流动，台阶平缓，同时使BPTEOS完全稳定，防止出现起球现象，便于AL-1及后段工艺台阶覆盖。40孔的形成孔的形成接触电阻接触电阻-VLSI中寄生电阻主要包括源漏扩散区的体电阻，金属和源漏的接触电阻及源漏区的扩展电阻，孔内两种物质接触的状况直接影响到接触电阻的大小，在工艺控制中非常重要，孔的尺寸及源漏区的浓度直接影响接触电阻的大小，溅AL前的清洗也非常重要。-影响接触电阻大小的因素有：接触材料，杂质浓度，孔的大小，合金退火等。41孔的形成孔的形成工艺流程工艺流程42孔的形成孔的形成流程
16、图流程图CROSS SECTIONCROSS SECTIONPolySpacerN-WellSiO2Si(P)P-WellNS/DPS/D Deposit D1Deposit D1D143孔的形成孔的形成流程图流程图CROSS SECTIONCROSS SECTION。W1 EtchW1 EtchPolySpacerN-WellSiO2Si(P)P-WellNS/DPS/DD144七，金属布线七，金属布线作用作用用作IC的互连线金属层的材料很多种：-ALSi；ALSiCu；Cu -当孔尺寸较小时如0.6um以下，为 改善台阶覆盖，热AL工艺取代了传统的冷AL工艺。45金属布线金属布线结构结构金
17、属互连线结构为：Ti/TiN+AlSiCu+TiN 1，Ti/TiN Barrier层 溅射Ti/TiN之后，通过RTA快速退火形成TiSi/Ti/TiN结构，可以和Si衬底形成良好的欧姆接触，同时TiN具有稳定的化学和热力学特性，能够阻挡AL，Cu的渗透，防止AL-Si互熔及AL spiking现象。2，AlSiCu 主要导电层 3，TiN 抗反射层 用于改善AL光刻46金属布线金属布线工艺流程工艺流程47金属布线金属布线流程图流程图CROSS SECTIONCROSS SECTIONPolyN-WellSiO2Si(P)P-WellNS/DPS/DD1 TINTINTINTIN48金属布线
18、金属布线流程图流程图CROSS SECTIONCROSS SECTIONALN-WellSiO2Si(P)P-WellNS/DPS/D SputterSputterAL+TiNAL+TiNTINTIN49金属布线金属布线流程图流程图CROSS SECTIONCROSS SECTIONN-WellSiO2Si(P)P-WellNS/DPS/DTINTIN AL etchAL etch50八，平坦化工艺八，平坦化工艺作用作用-平坦化工艺降低场氧，多晶，AL1等引入的台阶高度，让多层布线变得相对容易，从而使得特超大规模 集成电路得以实现。-由于高温过程与AL走线是无法兼容的，因此AL后的介质层广泛用
19、了PECVD，可以在较低的温度下300 to 400实现高质量的氧化层。51平坦化工艺平坦化工艺常用工艺常用工艺-为改善台阶覆盖，保证多层布线的中间隔离层质量，目前有很多种方法：Multistep process:dep/etch/depetch process，目前0.6um工艺采用淀积18KPETEOS，之后ETCHBACK至12.5K。SOGspin-on glass:具有下述优点1工艺简单；2低缺陷密度；3高产出；4低成本.CMPchemical mechanical polishing，应用于介质以及多层步线步骤52平坦化工艺平坦化工艺 Multistep process-虽然PET
20、EOS有较好的台阶覆盖能力，但由于低压下的“阴影效应，当PETEOS在覆盖间距较小的金属条时会在金属条之间出现空洞。在多层布线结构中，该问题会更加严重。采用 dep/etch/dep/etch 工艺。1，淀积TEOS5500A之后进行回刻Ar-Fillet。2，淀积TEOS18000A之后进行回刻至12000A。53平坦化工艺平坦化工艺工艺流程工艺流程54平坦化工艺平坦化工艺效果图效果图55九，九，VIAVIA及及AL-2AL-2的形成的形成 通孔的形成，主要通过通孔接触电阻来评价。反溅+Al2溅射，溅射前增加反溅以改善Al1，Al2之间的接触。PCM测试中通过M2 B结构监控AL-2残留及两
21、层金属间的隔离情况；通过M2 RATIO来监控METAL台阶覆盖情况。56VIAVIA及及AL-2AL-2的形成的形成工艺流程工艺流程57VIAVIA及及AL-2AL-2的形成的形成流程图流程图CROSS SECTIONCROSS SECTION Deposit D2 and EtchbackDeposit D2 and EtchbackD1TINTINALD2N-WellSi(P)NS/DPS/DP-Well58VIAVIA及及AL-2AL-2的形成的形成流程图流程图CROSS SECTIONCROSS SECTION VIA etchVIA etchD1TINTINALD2N-WellSi
22、(P)NS/DPS/DP-WellVIA59VIAVIA及及AL-2AL-2的形成的形成流程图流程图CROSS SECTIONCROSS SECTION A2 Dep and EetchA2 Dep and EetchD1TINTINALD2N-WellSi(P)NS/DPS/DP-WellA260十，钝化工艺十，钝化工艺 钝化层是器件的“外衣，因此其质量影响着器件的可靠性。没有针孔和裂纹等外表缺陷是对钝化层质量的最基本要求。常用的钝化层材料有PSG、TEOS、SiN等，目前上华工艺有5500PETEOS/3000PESiN和3000PETEOS/7000PESIN等结构。61钝化工艺钝化工艺
23、工艺流程工艺流程62钝化工艺钝化工艺CROSS SECTIONCROSS SECTIONCAPSPETEOSTEOS PADPADA2A1SiO2SiNSiN63其他工艺步骤其他工艺步骤合金工艺 1，合金主要用于消除等离子损伤以及增加器件可靠性。2，形成良好的孔和VIA接触一般是工艺线的最后一道工艺合金温度一般为400-450。有些有特殊要求的产品会在钝化前增加一次合金。64Part 2:Open discussionMask tooling0.35um 1P4M logic process;Design rule 0.35um 1P4M logic process.65Mask toolin
24、gv0.35um Logic Process Mask Tooling Information66Brief Design Rule-FEOL67Brief Design Rule-BEOL680.35um 1P4M logic process design rule check0.35um 1P4M logic process design ruleDesign rule check data69Device Performance-HNMOS window:poly CD:0.45-0.6um70Device Performance-HPMOS window-poly CD:0.45-0.
25、65um71Device Performance-LNMOS window-poly CD:0.32-0.4um72Device Performance-LPMOS window-poly CD:0.32-0.4um73Thanks!9、静夜四无邻，荒居旧业贫。11月-2311月-23Sunday,November 26,202310、雨中黄叶树，灯下白头人。03:25:5803:25:5803:2511/26/2023 3:25:59 AM11、以我独沈久，愧君相见频。11月-2303:25:5903:25Nov-2326-Nov-2312、故人江海别，几度隔山川。03:25:5903:25
26、:5903:25Sunday,November 26,202313、乍见翻疑梦，相悲各问年。11月-2311月-2303:25:5903:25:59November 26,202314、他乡生白发，旧国见青山。26 十一月 20233:25:59 上午03:25:5911月-2315、比不了得就不比，得不到的就不要。十一月 233:25 上午11月-2303:25November 26,202316、行动出成果，工作出财富。2023/11/26 3:25:5903:25:5926 November 202317、做前，能够环视四周；做时，你只能或者最好沿着以脚为起点的射线向前。3:25:59
27、上午3:25 上午03:25:5911月-239、没有失败，只有暂时停止成功！。11月-2311月-23Sunday,November 26,202310、很多事情努力了未必有结果，但是不努力却什么改变也没有。03:25:5903:25:5903:2511/26/2023 3:25:59 AM11、成功就是日复一日那一点点小小努力的积累。11月-2303:25:5903:25Nov-2326-Nov-2312、世间成事，不求其绝对圆满，留一份缺乏，可得无限完美。03:25:5903:25:5903:25Sunday,November 26,202313、不知香积寺，数里入云峰。11月-2311
28、月-2303:25:5903:25:59November 26,202314、意志坚强的人能把世界放在手中像泥块一样任意揉捏。26 十一月 20233:25:59 上午03:25:5911月-2315、楚塞三湘接，荆门九派通。十一月 233:25 上午11月-2303:25November 26,202316、少年十五二十时，步行夺得胡马骑。2023/11/26 3:25:5903:25:5926 November 202317、空山新雨后，天气晚来秋。3:25:59 上午3:25 上午03:25:5911月-239、杨柳散和风，青山澹吾虑。11月-2311月-23Sunday,Novembe
29、r 26,202310、阅读一切好书如同和过去最杰出的人谈话。03:25:5903:25:5903:2511/26/2023 3:25:59 AM11、越是没有本领的就越加自命非凡。11月-2303:25:5903:25Nov-2326-Nov-2312、越是无能的人，越喜欢挑剔别人的错儿。03:25:5903:25:5903:25Sunday,November 26,202313、知人者智，自知者明。胜人者有力，自胜者强。11月-2311月-2303:25:5903:25:59November 26,202314、意志坚强的人能把世界放在手中像泥块一样任意揉捏。26 十一月 20233:25
30、:59 上午03:25:5911月-2315、最具挑战性的挑战莫过于提升自我。十一月 233:25 上午11月-2303:25November 26,202316、业余生活要有意义，不要越轨。2023/11/26 3:25:5903:25:5926 November 202317、一个人即使已登上顶峰，也仍要自强不息。3:25:59 上午3:25 上午03:25:5911月-23MOMODA POWERPOINTLorem ipsum dolor sit amet,consectetur adipiscing elit.Fusce id urna blandit,eleifend nulla ac,fringilla purus.Nulla iaculis tempor felis ut cursus.感感 谢谢 您您 的的 下下 载载 观观 看看专家告诉