《[精选]CMOS集成电路制造工艺教材kki.pptx》由会员分享，可在线阅读，更多相关《[精选]CMOS集成电路制造工艺教材kki.pptx（93页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第6章 CMOS集成电路制造工艺第6章 CMOS集成电路制造工艺6.1 CMOS工艺6.2 CMOS版图设计6.3 封装技术3木版年画画稿刻版套色印刷4半导体芯片制作过程5硅片（wafer）的制作6掩模版（mask,reticle）的制作7外延衬底的制作8集成电路加工的基本操作1、形成薄膜（二氧化硅、多晶硅、金属等薄层）2、形成图形（器件和互连线）3、掺 杂（调整器件特性）91、形成图形半导体加工过程：将设计者提供的集成电路版图图形复制到硅片上光刻与刻蚀：半导体加工水平决定于光刻和刻蚀所形成的线条宽度10光刻（photolithography）11曝光（exposure）12刻蚀（etch）1
2、3光刻的基本原理14正胶和负胶的差别152、薄膜形成：淀积162、薄膜形成：氧化173、掺杂：扩散和注入18从器件到电路：通孔19从器件到电路：互连线20从器件到电路：多层互连21从器件到电路：多层互连22从硅片到芯片：加工后端23从硅片到芯片：加工后端24从硅片到芯片：加工后端6.1 CMOS工艺6.1.1 基本工艺步骤6.1.2 n阱CMOS工艺流程6.1.3 硅基CMOS中的闩锁效应6.1.4 先进的CMOS工艺6.1.1 基本工艺步骤(1)氧化CMOS集成电路中SiO2层的主要作用：做MOS晶体管的栅绝缘介质；做杂质扩散和离子注入的掩蔽层和阻挡层；做MOS晶体管之间的隔离介质；做多晶硅
3、、金属等互连层之间的绝缘介质；做芯片表面的钝化层。热氧化法：干氧、湿氧、干氧-湿氧-干氧交替氧化6.1.1 基本工艺步骤(2)淀积通过物理或化学的方法把另一种物质淀积在硅片表面形成薄膜(低温)。物理气相淀积(Physical Vapor Deposition，PVD)蒸发溅射化学气相淀积(Chemical Vapor Deposition，CVD)6.1.1 基本工艺步骤(3)光刻和刻蚀把掩膜版上的图形转移到硅片。生长一层SiO2薄膜；在硅表面均匀涂抹一层光刻胶(以负胶为例)；盖上掩膜版进行光照，使掩膜版上亮的(Clear)区域对应的光刻胶被曝光，而掩膜版上暗的(Dark)区域对应的光刻胶不能
4、被曝光。6.1.1 基本工艺步骤(3)光刻和刻蚀 把未被曝光的胶去掉，显影后掩膜版上的图形转移到光刻胶上；采用湿法刻蚀或干法刻蚀去除没有光刻胶保护的SiO2；去除残留在硅片上的所有光刻胶，完成版图图形到硅片图形的转移。6.1.1 基本工艺步骤(3)光刻和刻蚀光刻胶负胶：曝光前可溶于某种溶液而曝光后变为不可溶；正胶：曝光前不溶于某种溶液而曝光后变为可溶；通常正胶的分辨率高于负胶。6.1.1 基本工艺步骤(4)扩散和离子注入在硅衬底中掺入杂质原子，以改变半导体电学性质，形成pn结、电阻、欧姆接触等结构。扩散：杂质原子在高温下克服阻力进入半导体，并缓慢运动。替位式扩散、间隙式扩散离子注入：将具有很高
5、能量的带电杂质离子射入硅衬底中。需高温退火6.1 CMOS工艺6.1.1 基本工艺步骤6.1.2 n阱CMOS工艺流程6.1.3 硅基CMOS中的闩锁效应6.1.4 先进的CMOS工艺6.1.2 n阱CMOS工艺流程两种器件需要两种导电类型的衬底。在n型衬底上形成p阱，把NMOS管做在p阱里；或在p型衬底上形成n阱，把PMOS管做在n阱里。6.1.2 n阱CMOS工艺流程 准备硅片材料p型晶向硅片 形成n阱热氧化，形成掩蔽层光刻和刻蚀，开出n阱区窗口离子注入并高温退火，形成n阱6.1.2 n阱CMOS工艺流程 场区隔离局部氧化(Local Oxidation of Silicon，LOCOS)
6、工艺利用有源区掩膜版进行光刻和刻蚀，露出场区场区注入去除光刻胶，场区热生长一层厚的氧化层去除有源区上的保护层场区和有源区的氧化层台阶降低，平整度提高。6.1.2 n阱CMOS工艺流程 形成多晶硅栅热氧化生长栅氧化层CVD淀积多晶硅并离子注入光刻和刻蚀 源漏区n+/p+注入利用同一n+掩膜版，采用负胶和正胶进行两次光刻和刻蚀，分别进行n+注入和p+注入。6.1.2 n阱CMOS工艺流程 形成接触孔CVD淀积绝缘层光刻和刻蚀形成接触孔 形成金属互连淀积金属层光刻和刻蚀形成金属互连6.1.2 n阱CMOS工艺流程 形成钝化层淀积Si3N4或磷硅玻璃光刻和刻蚀，形成钝化图形铝栅工艺：源(或漏)区与栅之
7、间形成缺口，无法形成连续的沟道。硅栅工艺：“自对准”6.1 CMOS工艺6.1.1 基本工艺步骤6.1.2 n阱CMOS工艺流程6.1.3 硅基CMOS中的闩锁效应6.1.4 先进的CMOS工艺6.1.3 硅基CMOS中的闩锁效应寄生晶体管Q1、Q2，寄生电阻Rnw、Rsub构成等效电路Q1和Q2交叉耦合形成正反馈回路电流在Q1和Q2之间循环放大VDD和GND之间形成极大的电流，电源和地之间锁定在一个很低的电压(维持电压Vh)6.1.3 硅基CMOS中的闩锁效应发生闩锁效应后VDD和GND之间的电流-电压特性防止闩锁效应的方法：提高阱区和衬底掺杂浓度；加n+和p+保护环；采用p-外延工艺；采用
8、SOI(Silicon On Insulator)CMOS工艺。42体硅体硅CMOSCMOS中的闩锁效应中的闩锁效应43闩锁效应闩锁效应:等效电路等效电路Q1Q2Q3Q4VoutVoutRwRs44防止闩锁效应防止闩锁效应的措施的措施1.减小阱区和衬底的寄生电阻减小阱区和衬底的寄生电阻 2.降低寄生双极晶体管的增益降低寄生双极晶体管的增益 3.使衬底加反向偏压使衬底加反向偏压 4.加保护环加保护环5.用外延衬底用外延衬底6.采用采用SOICMOS技术技术 45抑制闩锁效应：抑制闩锁效应：n1、减小寄生电阻、减小寄生电阻n2、降低寄生晶体管增益、降低寄生晶体管增益n3、衬底加反向偏压、衬底加反向
9、偏压464、保护环、保护环475、外延衬底、外延衬底6.1 CMOS工艺6.1.1 基本工艺步骤6.1.2 n阱CMOS工艺流程6.1.3 硅基CMOS中的闩锁效应6.1.4 先进的CMOS工艺49深亚微米深亚微米CMOS结构和工艺结构和工艺50 深亚微米深亚微米CMOS工艺的主要改进工艺的主要改进浅沟槽隔离浅沟槽隔离双阱工艺双阱工艺非均匀沟道掺杂非均匀沟道掺杂 n+/p+两种硅栅两种硅栅极浅的源漏延伸区极浅的源漏延伸区硅化物自对准栅硅化物自对准栅-源源-漏结构漏结构多层铜互连多层铜互连511、浅沟槽隔离、浅沟槽隔离 常规常规CMOSCMOS工艺中的工艺中的LOCOSLOCOS隔离的缺点隔离的
10、缺点表面有较大的不平整度表面有较大的不平整度 鸟嘴使实际有源区面积减小鸟嘴使实际有源区面积减小 高温氧化热应力也会对硅片造成损伤和变形高温氧化热应力也会对硅片造成损伤和变形浅沟槽隔离的优势浅沟槽隔离的优势占用的面积小，有利于提高集成密度占用的面积小，有利于提高集成密度 不会形成鸟嘴不会形成鸟嘴 用用CVDCVD淀积绝缘层从而减少了高温过程淀积绝缘层从而减少了高温过程 52浅沟槽隔离（浅沟槽隔离（STI）光刻胶氮化硅（a）（b）（c）（d）53STI抑制抑制窄沟效应窄沟效应542、外延双阱工艺、外延双阱工艺 常规单阱常规单阱CMOS工艺，阱区浓度较高，使阱内的工艺，阱区浓度较高，使阱内的器件有较
11、大的衬偏系数和源、漏区器件有较大的衬偏系数和源、漏区pn结电容结电容 采用外延双阱工艺的好处采用外延双阱工艺的好处由于外延由于外延层电阻率很高，可以分阻率很高，可以分别根据根据NMOS和和PMOS性能性能优化要求化要求选择适当的适当的n阱和阱和p阱阱浓度度 做在阱内的器件可以减少受到做在阱内的器件可以减少受到粒子粒子辐射的影响射的影响 外延外延衬底有助于抑制体硅底有助于抑制体硅CMOS中的寄生中的寄生闩锁效效应55 3 沟道区的逆向掺杂和环绕掺杂结构沟道区的逆向掺杂和环绕掺杂结构n沟道掺杂原子数的随机涨落引起器件阈值电压参数起伏，因此希望沟道表面低掺杂；体内需要高掺杂抑制穿通电流n逆向掺杂技术
12、利用纵向非均匀衬底掺杂，抑制短沟穿通电流n环绕掺杂技术利用横向非均匀掺杂，在源漏区形成局部高掺杂区56逆向掺杂逆向掺杂n逆向掺杂杂质分布n0.25um工艺100个NMOS器件阈值电压统计结果n器件阈值分布的标准差减小57逆向掺杂：逆向掺杂：Delta沟道技沟道技术术nPMOS沟道区As离子注入nNMOS注硼，硼的氧化增强扩散效应影响杂质分布nDelta沟道技术可以获得较陡峭的纵向低高掺杂分布58横向沟道工程：横向沟道工程：HALO掺杂结构掺杂结构n横向高掺杂区可以抑制源漏pn结耗尽区向沟道内的扩展，减小短沟效应nHalo结构可以利用大角度注入实现59横向沟道工程：横向沟道工程：POCKET掺杂
13、结构掺杂结构604 4、n n、p p两种硅栅两种硅栅 在在CMOS电路中希望电路中希望NMOS和和PMOS的性能对称的性能对称，这样有，这样有利于获得最佳电路性能利于获得最佳电路性能 使使NMOS和和PMOS性能对称很重要的一点是使它们的性能对称很重要的一点是使它们的阈值阈值电压绝对值基本相同电压绝对值基本相同 在同样条件下，如果在同样条件下，如果NMOS和和PMOS都选用都选用n+硅栅，则硅栅，则PMOS的负阈值电压绝对值要比的负阈值电压绝对值要比NMOS的阈值电压大很多的阈值电压大很多 PMOS采用采用p硅栅减小其阈值电压的绝对值，从而获得硅栅减小其阈值电压的绝对值，从而获得和和NMOS
14、采用采用n硅栅对称的性能硅栅对称的性能 615 5、SDESDE结构结构 减小源漏区减小源漏区结深有利于抑制短深有利于抑制短沟效沟效应。问题：问题：简单地减小源、漏区地减小源、漏区结深将使源、漏区寄生深将使源、漏区寄生电阻增大阻增大造成造成MOS晶体管性能退化晶体管性能退化!解决办法：解决办法：使用使用SDE结构，在构，在沟道两端形成极浅的源、漏延沟道两端形成极浅的源、漏延伸区伸区。62SDESDE结深减小趋势结深减小趋势636、硅化物自对准结构、硅化物自对准结构 在在栅极两极两侧形成一定厚形成一定厚度的氧化硅或氮化硅度的氧化硅或氮化硅侧墙，然后淀，然后淀积难熔金属熔金属并和硅反并和硅反应形成
15、硅化物形成硅化物作用：作用：减小多晶硅减小多晶硅线和和源、漏区的寄生源、漏区的寄生电阻；阻；减小金属减小金属连线与源、漏与源、漏区引区引线孔的接触孔的接触电阻阻硅化物同时淀积在栅电极上和暴露的源、漏区上，因此是自对准结构647、铜互连、铜互连 铜比比铝的的电阻率低阻率低40左右。用左右。用铜互互连代替代替铝互互连可以可以显著减小互著减小互连线的寄生的寄生电阻从而减小互阻从而减小互连线的的RC延延迟 铜易于易于扩散到硅中，会影响器件性能；散到硅中，会影响器件性能；铜还会会对加工加工设备造成造成污染，因此染，因此铜互互连不能用常不能用常规的淀的淀积和干法刻和干法刻蚀方法方法形成形成 铜互连技术特点
16、：铜互连技术特点：显著减小互著减小互连线的寄生的寄生电阻阻与低与低k介介质材料材料结合减小寄生合减小寄生电容，提高容，提高电路性能路性能需要特殊的工需要特殊的工艺技技术：“镶嵌嵌”（大（大马士革）技士革）技术和化和化学机械抛光技学机械抛光技术65常规互连和镶嵌工艺比较常规互连和镶嵌工艺比较 氧化层光刻胶金属66采用铜互连可以减少连线层采用铜互连可以减少连线层数数67 先进深亚微米先进深亚微米CMOSCMOS工工艺过程艺过程 68 先进深亚微米先进深亚微米CMOSCMOS工艺工艺过程（续）过程（续）6990nm CMOS90nm CMOS技术平台的主要技术平台的主要指标指标 参数参数一般器件一般
17、器件低功耗器件低功耗器件低低阈值阈值常常规阈值规阈值低低阈值阈值常常规阈值规阈值电源电压VDD(V)1.01.01.21.2LG7090Tox(nm)1.62.1NMOS Ion(uA/um)640520540415NMOS Ioff(nA/um)1010.40.01NMOS JG(A/cm2)20.005PMOS Ion(uA/um)280215250170PMOS Ioff(nA/um)1010.40.01PMOS JG(A/cm2)10.002第6章 CMOS集成电路制造工艺6.1 CMOS工艺6.2 CMOS版图设计6.3 SOI工艺71违背版图设计规则的结违背版图设计规则的结果果6.
18、2 CMOS版图设计版图设计规则代表了一种容差要求，这种容差要求可保证最高的成品率。(1)以为单位的设计规则版图设计中各种几何尺寸限制约定为的倍数；根据不同的工艺分辨率，给出相容的值；版图设计可以独立于工艺和实际尺寸。图图形形层层次次设计规则设计规则内容内容几何尺寸要求几何尺寸要求n阱NW1最小宽度10NW2.1等电位n阱最小间距6NW2.2不等电位n阱最小间距9有源区AA1最小宽度3AA2最小间距3AA3n阱内p+有源区到n阱边界最小间距5AA4n阱外n+有源区与n阱最小间距56.2 CMOS版图设计(1)以为单位的设计规则图图形形层层次次设计规则设计规则内容内容几何尺寸要求几何尺寸要求多晶
19、硅GT1最小宽度2GT2最小间距2GT3伸出有源区外的最小长度2GT4硅栅到有源区边界的最小距离3GT5与有源区的最小外间距1注入框SN1最小宽度5SN2最小间距2SN3对有源区的最小覆盖2接触孔CT1CT1最小接触孔面积22CT2最小间距2CT3有源区或多晶硅对接触孔的最小覆盖1.5CT4有源区接触孔到多晶硅栅的最小间距2CT5多晶硅接触孔到有源区的最小间距2CT6金属对接触孔的最小覆盖1金属M1最小线宽3M2最小间距36.2 CMOS版图设计(2)以微米为单位的设计规则每个尺寸之间没有必然的比例关系，各尺寸之间可以独立选择；灵活性大，针对性强；通用性差。图图形形层层次次设计规则设计规则内容
20、内容几何尺寸要求几何尺寸要求n阱NW1最小宽度0.6mNW2等电位n阱最小间距0.6mNW3不等电位n阱最小间距1.2m有源区AA1最小宽度0.15mAA2最小间距0.2mAA3n阱内p+有源区到阱边界最小间距0.3mAA4n阱外n+有源区与阱最小间距0.3mAA5n阱至阱外p+区的最小间隔0.3mAA6n阱至阱外n+区的最小间隔0.3m6.2 CMOS版图设计(2)以微米为单位的设计规则图图形形层层次次设计规则设计规则内容内容几何尺寸要求几何尺寸要求多晶硅GT1最小宽度0.13mGT2最小间距0.18mGT3伸出有源区外的最小长度0.18mGT4有源区外多晶硅与有源区边界的最小距离0.25m
21、GT5有源区上多晶硅与有源区边界的最小距离0.20mGT6与有源区的最小外间距0.07m注入框SN1最小宽度0.3mSN2最小间距0.3mSN3对有源区的最小覆盖0.18m接触孔CT1CT1最小面积0.16m0.16mCT2最小间距0.18mCT3有源区或多晶硅对接触孔的最小覆盖0.07mCT4有源区接触孔到多晶硅栅的最小间距0.1mCT5多晶硅接触孔到有源区的最小间距0.15mCT6金属对接触孔的最小覆盖0.05m6.2 CMOS版图设计(2)以微米为单位的设计规则图图形形层层次次设计规则设计规则内容内容几何尺寸要求几何尺寸要求金属Mn1最小线宽0.16mMn2最小间距0.18m通孔Vn1V
22、n1最小面积0.18m0.18mVn2最小间距0.2mVn3金属对通孔的最小覆盖0.05m压焊块PA1最小面积60m60mPA2最小间距90m6.2 CMOS版图设计6.2 CMOS版图设计四输入与门版图与版图设计规则所对应的相关尺寸版图设计完成后，需要进行设计规则检查(Design Rule Check，DRC)。第6章 CMOS集成电路制造工艺6.1 CMOS工艺6.2 CMOS版图设计6.3 SOI工艺802.3.2 SOI CMOS基本工艺基本工艺SOI结构结构SOI工艺工艺SOI优点优点81SOI CMOSSOI CMOS结构结构 1.体区和衬底隔离。体电位是浮空会引起浮体效应。需专
23、门设计体区和衬底隔离。体电位是浮空会引起浮体效应。需专门设计体区的引出端。体区的引出端。2.2.衬底相对沟道区也相当于一个衬底相对沟道区也相当于一个MOSMOS结构，因此也把结构，因此也把SOI MOSFET SOI MOSFET 的衬底又叫做背栅的衬底又叫做背栅,是五端器件是五端器件 。82SOI MOSFETSOI MOSFET的性能的性能 厚膜器件厚膜器件tsi2xdm。背。背栅对栅对MOSFET性能基本没有影响，性能基本没有影响，和体硅和体硅MOS器件基本相同器件基本相同 薄膜器件薄膜器件 tsixdm。在栅电压的作用下可以使顶层硅膜全部耗尽。在栅电压的作用下可以使顶层硅膜全部耗尽 可
24、以通过减薄硅膜抑制短沟道效应可以通过减薄硅膜抑制短沟道效应 83形成形成SOI SOI 硅片的基本工艺硅片的基本工艺 (1)注氧隔离技术（注氧隔离技术（SIMOX）通过高能量、大剂量注氧在硅中形成埋氧化层.O+的剂量在1.81018cm-2左右；能量200kev 埋氧化层把原始硅片分成2部分，上面的薄层硅用来做器件，下面是硅衬底 84形成形成SOI SOI 硅片的基本工艺硅片的基本工艺 (2)键合减薄技术（键合减薄技术（BE）把2个生长了氧化层的硅片键合在一起，两个氧化层通过键合粘在一起成为埋氧化层 其中一个硅片腐蚀抛光减薄成为做器件的薄硅膜，另一个硅片作为支撑的衬底 85形成形成SOI SO
25、I 硅片的基本工艺硅片的基本工艺 (3)智能剥离技智能剥离技术术（smart cut）解决了如何用键合技术形成薄膜SOI材料 可以形成高质量的薄硅膜SOI材料 8687 基于台面隔离的基于台面隔离的SOI CMOSSOI CMOS基本工艺流程基本工艺流程 8889SOI CMOSSOI CMOS的优越性的优越性 1.1.每个器件都被氧化层包围，完全与周围的器件隔离，从根本每个器件都被氧化层包围，完全与周围的器件隔离，从根本上消除了闩锁效应；上消除了闩锁效应；2.2.减小了减小了pn结电容和互连线寄生电容结电容和互连线寄生电容 3.3.不用做阱，简化工艺，减小面积不用做阱，简化工艺，减小面积4.
26、4.极大减小了源、漏区极大减小了源、漏区pn结面积，从而减小了结面积，从而减小了pn结泄漏电流结泄漏电流 5.5.有利于抑制短沟效应；有利于抑制短沟效应；6.6.有很好的抗幅照性能；有很好的抗幅照性能；7.7.实现三维立体集成。实现三维立体集成。90SOISOI技技术实现术实现三维立三维立体集成体集成 91SOI CMOS反相器结构反相器结构92 SOI 与体硅与体硅CMOS性能比较性能比较9、静夜四无邻，荒居旧业贫。3月-233月-23Monday,March 20,202310、雨中黄叶树，灯下白头人。00:20:0200:20:0200:203/20/2023 12:20:02 AM11
27、、以我独沈久，愧君相见频。3月-2300:20:0200:20Mar-2320-Mar-2312、故人江海别，几度隔山川。00:20:0200:20:0200:20Monday,March 20,202313、乍见翻疑梦，相悲各问年。3月-233月-2300:20:0200:20:02March 20,202314、他乡生白发，旧国见青山。20 三月 202312:20:02 上午00:20:023月-2315、比不了得就不比，得不到的就不要。三月 2312:20 上午3月-2300:20March 20,202316、行动出成果，工作出财富。2023/3/20 0:20:0200:20:02
28、20 March 202317、做前，能够环视四周；做时，你只能或者最好沿着以脚为起点的射线向前。12:20:02 上午12:20 上午00:20:023月-239、没有失败，只有暂时停止成功！。3月-233月-23Monday,March 20,202310、很多事情努力了未必有结果，但是不努力却什么改变也没有。00:20:0200:20:0200:203/20/2023 12:20:02 AM11、成功就是日复一日那一点点小小努力的积累。3月-2300:20:0200:20Mar-2320-Mar-2312、世间成事，不求其绝对圆满，留一份不足，可得无限完美。00:20:0200:20:0
29、200:20Monday,March 20,202313、不知香积寺，数里入云峰。3月-233月-2300:20:0200:20:02March 20,202314、意志坚强的人能把世界放在手中像泥块一样任意揉捏。20 三月 202312:20:02 上午00:20:023月-2315、楚塞三湘接，荆门九派通。三月 2312:20 上午3月-2300:20March 20,202316、少年十五二十时，步行夺得胡马骑。2023/3/20 0:20:0200:20:0220 March 202317、空山新雨后，天气晚来秋。12:20:02 上午12:20 上午00:20:023月-239、杨柳
30、散和风，青山澹吾虑。3月-233月-23Monday,March 20,202310、阅读一切好书如同和过去最杰出的人谈话。00:20:0200:20:0200:203/20/2023 12:20:02 AM11、越是没有本领的就越加自命不凡。3月-2300:20:0200:20Mar-2320-Mar-2312、越是无能的人，越喜欢挑剔别人的错儿。00:20:0200:20:0200:20Monday,March 20,202313、知人者智，自知者明。胜人者有力，自胜者强。3月-233月-2300:20:0200:20:02March 20,202314、意志坚强的人能把世界放在手中像泥块
31、一样任意揉捏。20 三月 202312:20:02 上午00:20:023月-2315、最具挑战性的挑战莫过于提升自我。三月 2312:20 上午3月-2300:20March 20,202316、业余生活要有意义，不要越轨。2023/3/20 0:20:0200:20:0220 March 202317、一个人即使已登上顶峰，也仍要自强不息。12:20:02 上午12:20 上午00:20:023月-23MOMODA POWERPOINTLorem ipsum dolor sit amet,consectetur adipiscing elit.Fusce id urna blandit,eleifend nulla ac,fringilla purus.Nulla iaculis tempor felis ut cursus.感感 谢谢 您您 的的 下下 载载 观观 看看专家告诉