《电气工程师-专业基础（供配电）-数字电子技术-3.4集成组合逻辑电路.docx》由会员分享，可在线阅读，更多相关《电气工程师-专业基础（供配电）-数字电子技术-3.4集成组合逻辑电路.docx（10页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、电气工程师-专业基础（供配电）-数字电子技术-3.4集成组合逻辑电路单选题1.图3-4-1所示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实（江南博哥）现的逻辑功能依次是()。2018年真题图3-4-1A.九进制加法计数器，七进制加法计数器B.六进制加法计数器，十进制加法计数器C.九进制加法计数器，六进制加法计数器D.八进制加法计数器，七进制加法计数器 正确答案：A参考解析：74LS161是4位二进制同步加法计数器，RD端为置零端，利用预置数可实现24位以下的加法计数。当逻辑式Q3Q2Q1Q01001时，计数器重新置零。则计数器的状态为：0000000
2、10010001101000101011001111000（1001）0000，其中状态1001为瞬时状态。因此，为九进制计数器。74LS290是4位二进制异步加法计数器，RD端为置零端，当逻辑式Q3Q2Q1Q00111时，计数器重新置零。则计数器的状态为：0000000100100011010001010110（0111）0000，其中状态0111为瞬时状态。因此，为七进制计数器。单选题2.图3-4-2所示组合逻辑电路，对于输入变量A、B、C，输出函数Y1和Y2两者不相等的组合是()。2018年真题图3-4-2A.ABC00B.ABC01C.ABC10D.ABC11 正确答案：B参考解析：列
3、出逻辑表达式，根据狄摩根定律故对比可知，若Y1Y2，则。将各项分别代入，只有B项当A0，B1，C时，等式成立，此时函数Y1和Y2两者不相等。单选题3.与图3-4-3逻辑图相对应的正确逻辑函数式为()。2017年真题图3-4-3A.B.C.D. 正确答案：D参考解析：根据逻辑图可得：单选题4.图3-4-4所示逻辑电路实现的功能为()。2014年真题图3-4-4A.全加器B.全减器C.比较器D.乘法器 正确答案：A参考解析：由图3-4-4电路可得，输出Y1、Y0分别为：Y1ABACBC，。列出电路真值表如表3-4-1所示。因此，电路实现的功能为全加器，Y1为进位，Y0为和位。表3-4-1真值表单选
4、题5.要扩展8k8RAM，需用5124的RAM的数量为()。2010年真题A.8片B.16片C.32片D.64片 正确答案：C参考解析：8k8RAM表示8片的随机读写存储器，每片的可存储的容量为81024B，每片5124的RAM可存储数据容量为2048B，因此扩展时保证数据存储的总容量大小不变，那么就有8102482048n，n32，即需用5124的RAM的数量为32片。单选题6.一个具有13位地址输入和8位I/O端的存储器，其存储容量为()。2005年、2009年真题A.138KB.8K8C.13K8D.16K8 正确答案：B参考解析：13位地址存储器能够存储的容量是213819281024
5、8K，每个I/O端口采集的数据都是8位的，因此总的数据存储容量为8K8。单选题7.要用2564的RAM扩展成4K8RAM，需选用此种2564RAM的片数为()。2007年真题A.8B.16C.32D.64 正确答案：C参考解析：4K8RAM表示8位的随机读写存储器，每片的可存储的容量为410248B；选用的2564的可存储数据容量为1024B。扩展时保证数据存储的总容量大小不变有：840961024n。解得：n32。单选题8.电路如图3-4-5所示，该电路能实现下列()功能。2008年真题图3-4-5A.减法器B.加法器C.比较器D.译码器 正确答案：C参考解析：图3-4-5中电路的输出逻辑表
6、达式为：列真值表如表3-4-2：表3-4-2当A、B相等时Y2输出为1；当AB时Y1输出为1；当AB时Y3输出为1，所以该电路为比较器。单选题9.逻辑电路如图3-4-6所示，其逻辑功能的正确描述为下列哪项？()2005年真题图3-4-6A.裁判功能，且A为主线B.三变量表决功能C.当A1时，B或C为1，输出为1D.C为1时，A或B为1，输出为1 正确答案：B参考解析：由图3-4-6中列出逻辑函数表达式为：。写出逻辑函数对应的真值表，如表3-4-3所示，可以看出当三变量输入A、B、C有2个及以上的变量为1时输出为1。因此电路实现的是三变量的多数表决器。表3-4-3真值表单选题10.PLA编程后的
7、阵列图如图3-4-7所示，该函数实现的逻辑功能为()。2013年真题图3-4-7A.多数表决器B.乘法器C.减法器D.加法器 正确答案：D参考解析：PLA阵列图中，有圆点表示连接，没有圆点表示不连接，图的左半部分为AND逻辑阵列，右半部分为OR逻辑阵列，由此可写出阵列的逻辑表达式为：真值表如表3-4-4所示。其中Y1为和位，Y2为进位。由图3-4-7可知当ABC为100、010、001时，Y2Y1输出为01；当ABC为110、011、101时，Y2Y1输出为10。根据输入输出关系，可得逻辑函数表达式为Y2Y1ABC，其实现的逻辑功能为全加器。表3-4-4单选题11.要获得32k8的RAM，需用
8、4k4的RAM的片数为()。2011年真题A.8B.16C.32D.64 正确答案：B参考解析：32k8的RAM表示8位的随机读写存储器，每片的可存储的容量为：3210248B，4k4的可存储数据容量为：410244B，因此扩展时保证数据存储的总容量大小不变，则有：3210248410244n，可求得n16片。单选题12.逻辑门电路如图3-4-8所示，该电路完成的功能是()。2011年真题图3-4-8A.8位并行加法器B.8位串行加法器C.4位并行加法器D.4位串行加法器 正确答案：D参考解析：加法器有串行和并行之分，在串行加法器中n位字长的加法器仅有一位全加器，计算时需要使用移位寄存器从低到
9、高逐位相加，需要进行n步。而并行加法器由多个全加器组成，其位数多少取决于机器的字长，数据各位同时求和。因此图3-4-8所示电路为串行加法器。若两个移位寄存器中的原始数据分别为：A3A2A1A01001，B3B2B1B00011，经过4个时钟信号作用以后，两个寄存器里的数据分别为：A3A2A1A01100，B3B2B1B00000。由上述可知，本题电路是一个4位串行加法计数器，从低位到高位逐位相加，四个时钟周期完成全加。单选题13.如图3-4-9所示，优先权编码器74148有8条输入线07，3条输出线A0A2。当GS为0时编码器输出有效，E1为0时允许模块工作。请问当输入线6为0，其余输入线为1
10、时，则输出A2、A1、A0的状态分别为()。图3-4-9A.0、1、0B.0、0、1C.1、1、0D.1、0、1 正确答案：B参考解析：图3-4-10中的GS和E1均为0，因此编码器正常工作。输入中只有输入线6为0，则要编码的十进制数为6，对应的二进制（110）2，但编码器74148输出的是二进制的反码，因此A2A1A0001。单选题14.显示译码器7447驱动共阴极LED显示器。当7447的输入端D、C、B、A为0、0、0、1时，LED显示器显示的数字应为()。A.0B.1C.2D.3 正确答案：B参考解析：译码器7447的真值表如表3-4-5所示。从上表可看出，DCBA0001时显示数字1
11、。表3-4-57447型译码器单选题15.关于可编程逻辑阵列PLA，下列说法正确的是()。A.PLA结构是与门阵列固定连接，而或门阵列可编程B.PLA结构是或门阵列固定连接，而与门阵列可编程C.PLA结构是与门阵列和或门阵列都可以编程D.PLA中，一个地址码对应的存储单元是唯一的 正确答案：C参考解析：PLA主要由“与”阵列、“或”阵列构成，两个阵列均可编程。单选题16.如图3-4-10所示，数码比较器74LS85可以比较两个4位二进制数A和B的大小。当A为A3A2A1A01001时，下列说法正确的是()。图3-4-10A.当4位二进制数B9时，P（AB）1B.当B3A3时，P（AB）1C.当B3A3、B2A2、B11时，P（AB）1D.当B3A3、B2A2、B10时，P（AB）1 正确答案：C参考解析：比较器的原理是从最高位开始比较，当结果相同时开始比较下一位。C项中B3A3、B2A2、B1A1，则P（AB）1。B项中B3A3，开始比较下一位B2和A2，由于无法判断B2的值，所以无法比较A和B的大小。D项中B3A3、B2A2、B10，由于无法判断B0的大小，所以无法比较A和B的大小。