《2023年《大学电子科技微机原理》知识考试题与答案.pdf》由会员分享，可在线阅读，更多相关《2023年《大学电子科技微机原理》知识考试题与答案.pdf（41页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、2 0 2 3 年 大学电子科技微机原理 知识考试题与答案目录简介一、单选题：共 105题二、填空题：共 100题一、单项选择题1.若二进制数为0 1 0 1 1 1.1 0 1,则该数的十进制表示为(B)0A、2 3.5B、2 3.62 5C、2 3.75D、2 3.5 1 2 52.若无符号二进制数为1 1 0 0 0 1 1 0,则该数的十进制表示 为(A)。A、1 98B、70第1页 共4 1页C、1 2 6D、4 93.十进制数81 的 84 2 1 B CD码 为（A）。A、81 HB、5 1 HC、1 8HD、1 5 H4.1 1 0 0 0 1 1 0 为二进制原码，该数的真值
2、为（A）oA、-70B、+70C、-1 98D、+1 985.1 1 0 0 0 1 1 0 为二进制补码，该数的真值为（D）oA、+1 98B、-1 98C、+5 8D、-5 86.0 1 0 0 0 1 1 0 为二进制补码，该数的真值为（A）o第 2 页 共 4 1 页A、+70B、-70C、+5 8D、-5 87.字 符 A 的 AS CI I 码 为 4 1 H,字 符 a 的 AS CI I 码为(C)oA、4 1 HB、4 2 HC、61 HD、62 H8.字 符 A 的 AS CI I 码 为 4 1 H,字 符 B的 AS CI I 码为(B )0A、4 1 HB、4 2 H
3、C、61 HD、62 H9.字符9 的 A S C H 码 为(C)o因为9 与 A 之间有7个字符A、0 9H第3页 共4 1页B、9C、3 9HD、991 0.8位二进制数的原码表值范围为（C）A、0 2 5 5B、-1 2 8+1 2 7C、-1 2 7+1 2 7D、-1 2 8+1 2 8H.8位二进制数的反码表值范围为（C）A、0 2 5 5B、-1 2 8+1 2 7C、-1 2 7+1 2 7D、-1 2 8+1 2 81 2.8位二进制数的补码表值范围为（B ）A、0 2 5 5B、-1 2 8+1 2 7C、-1 2 7+1 2 7D、-1 2 8+1 2 8第4页 共4
4、1页1 3.8 位二进制数的无符号数表值范围为（A）。即无符号位A、0 2 5 5B、-1 2 8+1 2 7C、-1 2 7+1 2 7D、-1 2 8+1 2 81 4.n+1 位符号数X的原码表值范围为（A）oA、2 n X 2 nB -2 n X 2 nC -2 n X 2 nD、-2nx 2 n1 5.n+1 位符号数X的补码表值范围为（C）。A -2 n X 2 n-2 n X 2 nC、-2nx 2 nD、-2nx 2 n1 6.电子计算机处理信息用二进制表示的原因是（C）o一般电子器件只有开关两种状态A、节约电子元件第 5 页 共 4 1 页B、运算速度更快C、电子器件的性能D
5、、处理信息更方便1 7.PC微机应用最广泛的领域是（B ）。A、科学与工程运算B、数据处理与办公自动化C、辅导设计与制造D、信息采集与自动控制1 8.电子计算机遵循“存储程序”的概念，最早提出它的是（B ）oA、巴贝奇B、冯诺伊曼C、帕斯卡D、贝尔1 9.决定计算机主要性能的是（A）。A、中央处理器（CPU）B、整机功耗C、存储容量D、整机价格第 6 页 共 4 1 页20.冯诺依曼计算机的基本特点是（B）0A、多指令流单数据流B、按地址访问并顺序执行指令C、堆栈操作D、存储器按内容选择地址21.程序计数器PC的作用是（A ）。A、保存将要执行的下一条指令的地址B、保存CPU要访问的内存单元地
6、址C、保存运算器运算结果内容D、保存正在执行的一条指令22.完整的计算机系统应包括（D ）oA、运算器、控制器、存储器B、主机和应用程序C、主机和外部设备D、硬件设备和软件系统23.存放待执行指令所在地址的是（B）。A、指令寄存器B、程序计数器（PC）第 7 页 共 4 1 页C、数据寄存器D、地址寄存器24.计算机的软件系统由（B）组成。A、操作系统和文件管理软件B、系统软件和应用软件C、操作系统和应用软件D、操作系统和系统软件25.计算机中运算器的主要功能是（B）。A、算术运算B、算术和逻辑运算C、逻辑运算D、定点和浮点运算26.计算机能自动地连续进行数据处理，主要原因是D ）oA、采用了
7、开关电路B、采用了半导体器件C、采用了二进制D、采用了存储指令、控制指令运行的方法27.下面关于微处理器的叙述中，不正确的是（B）o第 8 页 共 4 1 页A、微处理器通常由单片集成电路制成B、微处理器具有运算和控制功能，但无存储功能C、Pentium是 PC机中应用最广泛的微处理器D、Intel公司是研制和生产微处理器的知名公司28.20年来微处理器发展迅速，下面最准确的叙述是（D）oA、微处理器的集成度越高则功能越强B、微处理器的主频越高则速度越快C、微处理器的操作越来越简单方便D、微处理器的性价比越来越高29.计算机中数据总线驱动电路使用的基本逻辑单元是（B）。A、非门B、三态门C、触
8、发器D、译码器30.运算器执行两个补码表示的整数加法时，产生溢出的正确叙述为（D）oA、最高位有进位则产生溢出第 9 页 共 4 1 页B、相加结果的符号位为0 则产生溢出C、相加结果的符号位为1 则产生溢出D、相加结果的符号位与两同号加数的符号位相反则产生溢出3 1 .计算机使用总线结构的优点是（C ）0A、减少信息传送的数量B、提高信息传送速度C、减少信息传送线的数量D、以上都是优点3 2 .计算机使用总线结构的缺点是（C ）。A、信息传送的速度减慢B、数据、地址、控制信息不能同时出现C、两个同类信息不能同时出现D、数据、地址信息不能同时出现3 3 .计算机硬件逻辑主要由C P U、内存、
9、外存、I/O 设备 和（B ）组成。A、运算器B、三总线C、显示器第 1 0 页 共 4 1 页D、键盘3 4.M I P S 用来描述计算机的运算速度，含义是（B ）。A、每秒处理百万个字符B、每分钟处理百万个字符C、每秒执行百万条指令D、每分钟执行百万条指令3 5.8 0 8 6 C P U 复位后，下列寄存器的值为（C ）。A、C S=O O O O H、I P=O O O O HB、C S=O O O O H、I P-F F F F HC、C S=F F F F H、I P=O O O O HD、C S:F F F F H、I P=F F F F H3 6.8 0 8 6 C P U
10、复位后，下列寄存器的值为（C ）。A、C S：I P=0 0 0 0 H：0 0 0 0 HB、C S：I P=0 0 0 0 H：F F F F HC、C S：I P-F F F F H：0 0 0 0 HD、C S：I P-F F F F H：F F F F H3 7.当R E S E T 信号为高电平时，寄存器初值为F F F F H 的是（A ）。A、C S第 1 1 页 共 4 1 页B、E SC、I PD、B P3 8.地 址锁存发生在指令周期的（A ）时刻。A、T 1B、T 2C、T 3D、T 43 9.8 0 8 6 C P U 读数据操作在总线周期的（D ）时刻。A、T 1B
11、、T l,T 2C、T 2,T 3D、T 3,T 44 0.8 0 8 6 C P U 写数据操作在总线周期的（D ）时刻。A、T 1B、T 2C、T 2,T 3D、T 2,T 3,T 4第1 2页 共4 1页41.8086与外设进行数据交换时，常会在（C）后进入等待周期。A、T1B、T2C、T3D、T442.计算机中数据总线驱动器采用的基本逻辑单元是（C）oA、反相器B、触发器C三态门D、译码器43.计算机中地址锁存器采用的基本逻辑单元是（B）。A、反相器B、触发器C三态门D、译码器44.计算机中地址锁存器的输出信号状态是（B）。A、单向双态第 1 3 页 共 4 1 页B、单向三态C、双向
12、双态D、双向三态4 5.8 0 8 6 C P U 从功能结构上看，是 由（D ）组成A、控制器和运算器B、控制器，运算器和寄存器C、控制器和2 0 位物理地址加法器D、执行单元和总线接口单元4 6 .执行指令I R E T 后弹出堆栈的寄存器先后顺序为D ）oF:标志位A、C S、I P、FB、I P、C S、FC、F、C S、I PD、F、I P、C S4 7 .下列逻辑地址中对应不同的物理地址的是（C ）oA、0 4 0 0 H：0 3 4 0 HB、0 4 2 0 H：0 1 4 0 HC、0 3 E 0 H：0 7 4 0 HD、0 3 C 0 H：0 7 4 0 H第 1 4 页
13、共 4 1 页4 8.8 0 8 6 C P U 的控制线/B H E=O,地址线A 0=0 时，有(B )。A、从偶地址开始完成8 位数据传送B、从偶地址开始完成1 6 位数据传送C、从奇地址开始完成8 位数据传送D、从奇地址开始完成1 6 位数据传送4 9.8 0 8 6 C P U 的控制线/B H E=1,地址线A 0=0 时，有(A )。A、从偶地址开始完成8 位数据传送B、从偶地址开始完成1 6 位数据传送C、从奇地址开始完成8 位数据传送D、从奇地址开始完成1 6 位数据传送5 0.8 0 8 6 C P U 的控制线/B H E=0,地址线A 0=l 时，有(C )。A、从偶地
14、址开始完成8 位数据传送B、从偶地址开始完成1 6 位数据传送C、从奇地址开始完成8 位数据传送D、从奇地址开始完成1 6 位数据传送5 1.指令队列具有(D )的作用。A、暂存操作数地址B、暂存操作数第 1 5 页 共 4 1 页C、暂存指令地址D、暂存预取指令5 2.P C 3 8 6 计算机中，C P U 进行算术和逻辑运算时，可处理的数据的长度为（D）。A、8 位B、1 6 位C、3 2 位D、都可以5 3.8 0 8 6 系统中，每个逻辑段的最多存储单元数为（C）oA、1 M BB、2 5 6 BC、6 4 K BD、根据需要而定5 4.下列说法中属于最小工作模式特点的是（A ）。A
15、、CP U 提供全部的控制信号B、由编程进行模式设定C、不需要8 2 8 6 收发器D、需要总线控制器8 2 8 8第 1 6 页 共 4 1 页5 5 .下列说法中属于最大工作模式特点的是（C）。A、M/I O 引脚可直接引用B、由编程进行模式设定C、需要总线控制器8 2 8 8D、适用于单一处理机系统5 6 .包含在8 0 8 6 CP U 芯片内部的是（A ）。A、算术逻辑单元（A L U）B、主存储器单元C、输入、输出单元D、磁盘驱动器5 7 .8 0 8 6 当前被执行的指令存放在（D）oA、DS：B XB、S S：S PC、CS：P CD、CS：I P5 8 .微机系统中，主机与硬
16、盘的数据交换用（B ）方式。A、中断控制B、DM A 控制第 1 7 页 共 4 1 页C、查询控制D、无条件程序控制5 9 .芯片组中北桥芯片不能提供的功能是（D）。A、对 CP U 的支持B、内存管理C、Ca c h e 管理D、CP U 与 I S A 桥的控制6 0 .下列叙述错误的是（D）。8 0 2 8 6 是 1 6 位增强型微处理器，3 8 6/4 8 6 是 3 2 位的A、P C/A T 机用 8 0 8 6 CP UB、P C/X T 机用 8 0 8 8 CP UC、8 0 8 6 CP U 的寻址范围为1 M BD、8 0 2 8 6 CP U 的寻址范围为3 2 M
17、 B6 1 .同步和异步两种传输方式比较，传送效率最高的是（C）0A、同步方式B、异步方式C、同步和异步方式效率相同D、无法比较第 1 8 页 共 4 1 页6 2.8 0 8 6 中，存储器物理地址形成算法是（B ）。A、段地址+偏移地址B、段地址左移4 位+偏移地址C、段地址1 6 H+偏移地址D、段地址1 0 +偏移地址6 3.CP U 访问一次存储器单元所用机器周期数由（B ）决定。A、读取指令字节的最短时间B、读取数据字节的最长时间C、读取数据字节的平均时间D、写入数据字节的平均时间6 4.8 0 8 6 系统中外设请求总线控制权是通过控制线（C）0A、N M IB、T E S TC
18、、H O L DD、I N T R6 5.堆栈存储器存取数据的方式是（C）0A、先进先出第 1 9 页 共 4 1 页B、随机存取C、先进后出D、都可以6 6.8 0 8 6 系统中，一个栈可用的最大存储空间是（B ）oA、I M BB、6 4 K BC、由S P 初值决定D、由S S 初值决定6 7 .存储字长是指（B ）。A、存储单元中二进制代码组合B、存储单元中二进制代码个数C、存储单元的个数D、以上都是6 8 .8 0 8 6 中，关于总线的叙述，错误的是（D）。A、数据总线中信息流是双向的B、地址总线中信息流是单向的C、控制总线中信息流是独立的D、以上叙述都不对第 2 0 页 共 4
19、 1 页6 9.8 0 8 6 的空闲周期T t 发生在（D）。A、T 1 后B、T 2 后C、T 3 后D、T 4 后7 0.8 0 8 6 CP U 中,控制线/R D和/W R 的作用是（C）。A、数据收发器方向控制B、存储器存取操作控制C、存储器片选控制D、地址/数据线分离控制7 1.8 0 8 6 CP U 中，控制线DT/R 的作用是（A ）。A、数据总线收发器方向控制B、存储器存取操作控制C、数据总线收发器有效控制D、地址/数据线分离控制7 2.8 0 8 6 CP U 中，控制线A L E 的作用是（D）。A、数据总线收发器方向控制B、存储器存取操作控制第 2 1 页 共 4
20、1 页C、数据总线收发器有效控制D、地址/数据线分离控制7 3.8 0 8 6 CP U 中，控制线/DE N 的作用是(C)。A、数据总线收发器方向控制B、存储器存取操作控制C、数据总线收发器有效控制D、地址/数据线分离控制7 4.8 0 8 8 CP U 中，需要数据总线收发器芯片8 2 8 6(A )。A、1 片B、2 片C、8 片D、1 6 片7 5.8 0 8 6 CP U 中，需要数据总线收发器芯片8 2 8 6(B )。A、1 片B、2 片C、8 片D、1 6 片7 6.8 0 8 8 CP U 中，需要地址锁存器芯片8 2 8 8 (C)。第 2 2 页 共 4 1 页A、1
21、片B、2 片C、3 片D、4 片7 7.8 0 8 6 CP U 中，需要地址锁存器芯片8 2 8 8 （C）。A、1 片B、2 片C、3 片D、4 片7 8.8 0 8 6 CP U 中，确定下一条指令的物理地址的算术表达式为（A ）。A、CS 1 6 I PB、D S 1 6 S IC、S S 1 6 S P7 9.D、E S 1 6 D I 若某CP U 具有6 4 G B的寻址能力，则该CP U 的地址总线宽度为（B）oA、6 4B、3 6C、3 2第2 3页 共4 1页D、248 0.当8 0 8 6 与外设交换数据时，常会在（C）进入等待周期T w。A、T 1 与 T 2 之间B、
22、T 2 与 T 3 之间C、T 3 与T 4 之间D、T 4 与T 1 之间8 1.若寄存器中的数左移2 位且无溢出，则新数值是原数值的（C）。A、1 倍B、2 倍C、4 倍D、8 倍8 2.若寄存器中的数右移1 位且无1 数移出，则新数值是原数值的（B）。A、一倍B、1/2 倍C、1/4 倍D、1/8 倍第 2 4 页 共 4 1 页8 3.8 0 8 6 CP U 有（C）个 1 6 位的通用寄存器。A、2B、4C、8D、1 68 4.8 0 8 6 CP U 有（C）个 8 位的通用寄存器。A、2B、4C、8D、1 68 5.8 0 8 6 CP U 有（B）个 1 6 位的段寄存器。A
23、、2B、4C、8D、1 68 6.8 0 8 6 CP U 共 有（D ）个 1 6 位寄存器。A、4B、8第 2 5 页 共 4 1 页C、1 0D、1 48 7.8 0 8 6 CP U 能够直接执行的语言是（B）。A、汇编语言B、机器语言C、C 语言D、J A V A 语言8 8.8 0 8 6 CP U 响应可屏蔽中断后，不能自动执行的是A ）。A、保存所有寄存器中的内容B、保存指令指针寄存器I P 中的内容C、保存状态寄存器F中的内容D、不能响应较低级别的中断8 9.在 计算机中，字节的英文名字是（B）。A、b itB、b y t eC、b o u tD、b p s9 0.P e n
24、 t iu m 芯片有8 K B指令Ca c he 和数据Ca c he,作第2 6页 共4 1页用 是（C）。A、弥补外存容量不足B、弥补主存容量不足C、加快指令执行速度D、对外存和主存进行管理9 1.在 D M A 方式下，CP U 与总线的关系是（C）oA、CP U 只能控制地址总线B、CP U 只能控制数据总线C、CP U 与总线为隔离状态D、CP U 与总线为短接状态9 2.8 0 4 8 6 CP U 与 8 0 3 8 6 CP U 比较，内部增加的功能部件是（C）。A、分段部件和分页部件B、预取部件和译码部件C、Ca c he 部件和浮点运算部件D、执行部件和总线接口部件9 3
25、.8 0 8 6 CP U 中，时间周期、指令周期和总线周期的费时长短的排列是（C）。A、时间周期指令周期总线周期第 2 7 页 共 4 1 页B、时间周期总线周期指令周期C、指令周期总线周期时间周期D、总线周期指令周期时间周期9 4.1 6 个字数据存储区的首址为7 0 A 0 H：D D F 6 H,末字单元的物理地址为（C）oA、7 E 7 F 6 HB、7 E 8 1 6 HC、7 E 8 1 4 HD、7 E 7 F 8 H9 5.8 个字节数据存储区的首址为7 0 A 0 H：D D F 6 H,末字节单元的物理地址为（D ）oA、7 E 7 F 6 HB、7 E 7 F E HC
26、、7 E 7 1 4 HD、7 E 7 F D H9 6.CP U 对存储器访问时，地址线和数据线的有效时间关系为（B）。A、同时有效B、地址线先有效第2 8页 共4 1页C、数据线先有效D、同时无效9 7.8 0 8 6 CP U 由两部分组成，即执行单元和（B）。A、运算器单元B、总线接口单元C、寄存器单元D、控制器9 8.P e n t iu m 微处理器的内部数据宽度为（B）。3 2 位数据线和3 2 位地址线A、1 6 位B、3 2 位C、3 6 位9 9.D、6 4 位 P e n t iu m 微处理器中共有（B）段寄存器。A、4 个B、6 个C、8 个D、7 个1 0 0.P
27、e n t iu m 4 与 8 0 4 8 6 D X 相比，其特点是（D ）。A、有浮点处理功能第2 9页 共4 1页B、有 Ca c he 存储器C、内部数据总线为3 2 位D、外部数据总线为6 4 位1 0 1.P e n t iu m 4微处理器物理地址的最大存储空间是(B)o 有 3 2 位地址线A、2 5 6 M BB、4 G BC、6 4 G BD、6 4 T B1 0 2.P e n t iu m 4微处理器可寻址的最大存储空间是(C)oA、2 5 6 M BB、4 G BC、6 4 G BD、6 4 T B1 0 3.P e n t iu m 微处理器的内部数据宽度是(B)
28、。A、1 6 位B、3 2 位C、3 6 位第 3 0 页 共 4 1 页D、6 4 位1 0 4.P e n t iu m微处理器中共有几个段寄存器（C）。A、4个B、5个C、6个D、7个1 0 5.P e n t iu m微处理器进行存储器读写操作时，时钟周期T 1完 成（B）操作。A、读写控制信号为高电平B、发送存储器地址C、读操作码D、读操作数二、填空题1 .计算机时钟脉冲的频率称为（主 频），它的倒数称为（时钟周期）02 .冯.诺依曼原理是基于（程序存储）和（程序控制）03.计算机中的总线包括（地址总线）、（数据总线）和（控制总线）0第 3 1 页 共 4 1 页4 .C PU 有（
29、运算器）、（控 制 器）、（寄存器）和（接口单元）o5 .计算机硬件系统由（C PU ）、（存 储 器）和（I/O接 口）组成。6 .计算机系统由（硬 件）系统和（软 件）系统两大部分组成。7.C PU 的字长与（数据线宽度）有关；寻址空间与（地址线宽度）有关。8 .若 C PU 的数据线宽度为8位，则它的字长为（8 ）位；地址线宽度为16 位，则它的寻址空间为（6 4 K ）o9 .计算机语言分为（机 器）语言、（汇 编）语言和（高 级）语言。10 .计算机软件分为（系 统）软件和（应 用）软件两大类。11.将源程序翻译为目标程序的语言处理程序有（汇编）程序、（解 释）程序和（编 译）程序。
30、12.指令通常包含（操作 码）和（操 作 数）两部分；不同功能指令的有序集合称为（程 序）o13.正数的原、反、补 码（相 同）；负数的原、反、补 码（不 同）o第 3 2 页 共 4 1 页14.十进制数17的二进制数表示为（0 0 0 10 0 0 1B ）o15 .十六进制数17H的二进制数表示为（0 0 0 10 111B ）。16 .十进制符号数+5 在计算机中的8位二进制补码表示 为（0 0 0 0 0 10 1）017.十进制符号数-5 在计算机中的8位二进制补码表示 为（111110 11）o18 .机内符号数0 11110 0 0 的真值为（+120 ）；机内符号 数 111
31、110 0 0 的真值为（-8 ）o19 .计算机处理小数有（定 点）表示法和（浮 点）表示法。20 .在小数的定点表示中有（纯 小 数）表示和（纯整 数）表示。21.基本A S C H码 为（7）位编码，共（128 ）个码值；含（32）个控制码和（9 4 ）个符号码。22.字符A的A S C H 码值为4 1H；字符a的A S C H码值为（6 1H）；字符B的A S C I I 码值为（4 2H）。23.十进制数8 9 的二进制表示为（0 10 110 0 1）；十六进制表示为（5 9 H）。24.十六进制数7B H的十进制数表示为（123）；二进制表示为（制1H0 为B）。第 3 3 页
32、 共 4 1 页25.8位无符号二进制数的表值范围为（0 25 5 ）；16位无符号二进制数的表值范围为（0 6 5 5 35 ）。26.8 位 有 符 号 二 进 制 数 的 原 码 表 值 范围为（-127+127）；反码表值范围为（-127+127）；补码表值范围为（-128+127）o27.8 位有符号二进制数为正数时，符号位6 7为（0 ）；为负数时，符号位b 7为（1 ）o28.汉字编码方案中，“啊”字的区位码是16 0 1,它的国标码是（9 0 H、8 1H）；机内码是（B OH、A 1H）。微机原29.某存储器单元的实际地址为2B C 6 0 H,若该存储器单元所在段首地址为2
33、A F 0 H,则该存储器单元的段内偏移地址为（0 D 6 0 H）o30.PC/X T 微机开机时，第一条执行的指令存放地址为（F F F F OH）o31.8 0 8 6 C PU 复位后，寄存器C S 中的值为（0 F F F F H）、I P中的值为（0 0 0 0 H）、D S 中的值为（0 0 0 0 H）。32.8 0 8 6 执行部件E U 中的控制单元从（指令队列缓冲器）中取指令。33.8 0 8 6 总线接口部件B I U 中的指令队列缓冲器经总线从（存 储 器）中取指令。第 3 4 页 共 4 1 页34.一数据类型为字的数据8 B F 0 H存放在存储器偶地址单元处，完
34、成16 位数据读取需总线周期数为（1个）。35.一数据类型为字的数据8 B F 0 H存放在存储器奇地址单元处，完成16 位数据读取需总线周期数为（2 个）。36.三态门有三种输出状态，即高电平、低电平和（高阻 态）。37.从地址/数据复用线中分离出地址信息需用（锁存器）芯片。38.8 0 8 6 C PU 复位后，寄存器中的值进入初始状态，问此时（C S）=（OF F F F H）、（I P）=（OOOOH）、（D S）=（0 0 0 0 H）。39.8 0 8 6 C PU 中有8 个中位通用寄存器，它们是（A X ）、（B X ）、（C X ）、（D X ）、（S P）、（B P）、（S
35、 I ）、和（D I ）o4 0.8 0 8 6 C PU 中有8 个 8 位通用寄存器，它们是（A H）、（A）、（B H）、（B）、（C H）、（C）、（D H）、和（D）。4 1.8 0 8 6 C PU 中有4 个 16 位段寄存器，它们是（C S ）、（D S ）、（E S ）、和（S S ）o4 2.8 0 8 6 C PU 的标志寄存器中有3 个控制标志位，符号是（I F ）、（D F ）、（T F ）；有 6个状态标志位，符号是（C F ）、（0 F ）、（A F ）、（Z F ）、（S F ）、（PF ）。第 3 5 页 共 4 1 页4 3.8 0 8 6 C PU 响应可
36、屏蔽中断的条件是（I F=1）。4 4 .若单步调试程序时，应设定控制标志T F 为（1 ）。4 5 .状态标志O F 用 于（有符号数）的（溢 出）标志。4 6 .状态标志C F 用于（无符号数）加法的（进 位）标志或减法的（借 位）标志。4 7.状态标志A F 又称为（辅助进位）标志。4 8 .当运算结果为0 时，状态标志Z F 的值为（1 ）o4 9 .状态标志S F 仅能用于（有符号数）的运算中。5 0 .8 0 8 6 C PU 将 1M B 存储器空间分为（若 干个）段，每段存储量不超过（6 4 K B ）o5 1 .实际地址又称为（物 理）地址，用（2 0 ）位二进制或（5 ）位
37、十六进制表示；逻辑地址由（段 首）地址和（段内偏移）地址构成，均用（1 6 ）位二进制表示。5 2 .控制线D T/R 用于控制（双向缓冲器）的方向有效端；/D E L用于控制（双向缓冲器）的片选有效端。5 3 .当 INT R 端输入一个（高）电平时，（可屏蔽中断）获得了中断请求。5 4 .当NM I端输入一个（上升沿）触发时，（非屏蔽中 断）获得了中断请求。第 3 6 页 共 4 1 页5 5.8 0 8 6 C P U 由（执 行）单元E U 和（总线接口）单元B IU 两部分组成。5 6.在 8 0 8 6 C P U 的 E U 单元中，运算器A L U 除完成算术运算及逻辑运算外，
38、还可完成（1 6 位偏移地址）运算。5 7.在 8 0 8 6 C P U 的B IU 单元中，地址加法器的入口数据是（1 6 ）位，出口数据是（2 0 ）位。5 8.8 0 8 6 C P U 和 8 0 8 8 C P U 的片内数据线为（1 6 ）位；8 0 8 6 C P U 的片外数据线为（1 6 ）位；8 0 8 8 C P U 的片外数据线 为（8 ）位。5 9.8 0 8 6 C P U 的指令队列由（6 ）个 8 位的移位寄存器组成；8 0 8 8 C P U 的指令队列由（4 ）个 8 位的移位寄存器组O6 0.指令队列的作用是（存放译码器将要译码的指令）。6 1.8 0
39、8 6 C P U 采用指令流水线结构的特点是（提高C P U执行速度）o6 2.32位 地 址 5 8 90 H：3 2 0 0 H表示的实际址址为（5 B B 0 0 H）o6 3.8 0 8 6 C P U 的 1 M B 存储空间由（奇）库 和（偶）库组成，每个库的最大容量为（5 1 2 K B ）；控制线/B HE 控制第 3 7 页 共 4 1 页（奇）库的有效；地址线A 0 控 制（偶）库的有效。6 4.若 控制线/B HE=地址线A 0=0,可完成（1 6 ）位数据操作；若。控制线/B HE=地址线A 0=0,可完成（低 8 ）位数据操作。6 5.8 0 8 6 C P U 从
40、存储器单元中读取数据时，控制线/R D应输出（低）电平、/W R 应输出（高）电平；8 0 8 6 C P U向存储器单元中写入数据时，控制线/R D 应输出（高）电平、/W R 应输出（低）电平。6 6.计算机中存储器按（字 节）组织，即每个存储单元 含（8 ）个二进制位。6 7.堆 栈操作应满足（先进后出）的原则；指令队列应满足（先进 先 出）的原则。6 8.堆栈操作中，S P 总是指向堆栈的（堆 顶）。6 9.C P U 寻址外设有（独立编址）和（统一编址）两种方式，8 0 8 6 C P U 采 用（独立编址）o7 0.8 0 8 6 C P U 寻址外设为独立编址方式，使用专门的指令
41、 为（IN）和（OU T ）o7 1.I/O端口与存储器统一编址的主要优点是（不需要专用控制线判别）o7 2.I/O端口与存储器独立编址的主要优点是（I/O端第 3 8 页 共 4 1 页口不占用存储器单元）o7 3 .8 0 8 6 C P U 地址/数据线复用线在（T 1 ）时刻分离地址线，此时8 0 8 6 C P U 控制线A LE（地址允许信号）应输出（高）电平。7 4 .当存储器的读取时间大于C P U 的读出时间时，8 0 8 6 C P U 根据控制线R E A D Y 的状态，应在周期（T 3 与 T 4 ）间插入（等 待）周期。7 5 .若 8 0 8 6 C P U 工作
42、于最小工作方式，控制线M N/M X 应接（高）电平；若 8 0 8 6 C P U 工作于最大工作方式，控制线M N/M X 应 接（低）电平。7 6 .当 8 0 8 6 C P U 向存储器写数据时，控制线D T/R 应输出（高）电平；当8 0 8 6 C P U 从存储器读数据时，控制线D T/R应输出（低）电平。7 7 .规则字既应从存储器的（偶）地址存放（字以上）数据；非规则字既应从存储器的（奇）地址存放（字以 上）数据。7 8 .8 0 8 6 C P U 可访问（6 4 K ）个 1/0 字节端口；（3 2 K ）个 I/O字端口。7 9.在数据传送时，D M A 方式与中断方
43、式比较，主要优点 是（数据传送速度快）o第 3 9 页 共 4 1 页8 0.差错控制法中常用奇偶校验码和C R C 校验码，在每一字节的末尾增加1 比 特 的 是（奇偶校验码）o8 1.8 0 8 6 CP U 中，设堆栈段寄存器（S S）=2 0 0 0 H；堆栈栈顶指针寄存器（S P）=0 1 0 0 H,执行指令P U S H S P 后,（S P）二（0 0 F E H ）；栈顶的物理地址是（2 0 0 F E H ）。8 2.8 0 8 8 CP U 的片内数据线为（1 6 ）条，片外数据线为（8 ）条。8 3.8 0 8 6 CP U 的片内数据线为（1 6 ）条，片外数据线为（
44、1 6 ）条。8 4.若 CP U 的地址总线宽度为N ,则可寻址（2 N ）个存储器单元。8 5.8 0 8 6 工作于最小工作模式时，控制总线由（CP U本 身）产生，工作于最大工作模式时，控制总线由（总线控制器8 2 8 8 ）产生。8 6.CP U 不同功能的控制线具有传送（方 向）和控制（电 平）的特征。8 7.从地址/数据复用线中分离出地址信息需用逻辑芯片（锁存器）o8 8.地址/数据复用线中的双向数据传送需用逻辑芯片（双向缓冲器）o第 4 0 页 共 4 1 页8 9.8 0 8 6 CP U的控制线A L E接逻辑芯片锁存器的（锁存触 发 有 效）端。9 0.8 0 8 6 CP U的控制线/D E L接逻辑芯片双向缓冲器的（片 选 有 效）端。9 1.8 0 8 6 CP U的控制线D T/R接逻辑芯片双向缓冲器的（方 向 控 制）端。9 2.8 0 8 6 CP U采用指令流水线结构的特点是为了提高（CP U执 行 速 度）o第 4 1 页 共 4 1 页