《数字电子技术基础教材第四章答案资格考试会计职称考试_资格考试-会计职称考试.pdf》由会员分享，可在线阅读，更多相关《数字电子技术基础教材第四章答案资格考试会计职称考试_资格考试-会计职称考试.pdf（23页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、习题 4 41 分析图 P41 所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。解：图（a）：1FAB；2FA B e；3FAB 真值表如下表所示：A B 1F 2F 3F 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 其功能为一位比较器。AB时，11F；A=B时，21F；AB时，31F 图（b）：12FABABFAB；真值表如下表所示：A B 1F 2F 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 功能：一位半加器，1F为本位和，2F为进位。图（c）：1(0,3,5,6)(1,2,4,7)FMm 2(0,1,2,4)
2、(3,5,6,7)FMm 真值表如下表所示：A B C 1F 2F 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 功能：一位全加器，1F为本位和，2F为本位向高位的进位。图（d）：1FAB；2FA B e；3FAB A B 1F 2F 3F 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 功能：为一位比较器，AB时，3F1 42 分析图 P42 所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。解：该电路的输出逻辑函数表达式为
3、：10010 1102103FA A xAA xA A xAA x 因此该电路是一个四选一数据选择器，其真值表如下表所示：1A 0A F 0 0 0 x 0 1 1x 1 0 2x 1 1 3x 为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制
4、在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路43 图 P43 是一个受 M控制的代码转换电路，当 M 1 时，完成 4 为二进制码至格雷码的转换；当 M 0 时，完成 4 为格雷码至二进制的转换。试分别写出0Y,1Y,2Y,3Y的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。解：该电路的输入为3x2x1x0 x，输出为3Y2Y1Y0Y。真值表如下：3x 2x 1x 0 x 3Y 2Y 1Y 0Y M=1 0 0 0 0 0 0 0
5、 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 0 1 0 0 M=0 1 0 0 0 1 1 1 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 0 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 1 1 1 0 1 0 1 1 1 1 1 1 1 0 1 0 由此可得：1M 当时，33232121010YxYxxYxxYxx 完成二进制至格雷码的转换。为一位比较器
6、时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路0M
7、当时，332321321210321010YxYxxYxxxYxYxxxxYx 完成格雷码至二进制的转换。44 图 P44 是一个多功能逻辑运算电路，图中3S,2S,1S,0S为控制输入端。试列表说明电路在3S,2S,1S,0S的各种取值组合下 F与 A,B 的逻辑关系。解：3210()()FS ABS ABS BS BA，功能如下表所示，3S 2S 1S 0S F 3S 2S 1S 0S F 0 0 0 0 A 1 0 0 0 AB 0 0 0 1 AB 1 0 0 1 AB 0 0 1 0 AB 1 0 1 0 B 0 0 1 1 1 1 0 1 1 AB 0 1 0 0 AB 1 1 0
8、 0 0 0 1 0 1 B 1 1 0 1 AB 0 1 1 0 A Be 1 1 1 0 AB 0 1 1 1 AB 1 1 1 1 A 两个变量有四个最小项，最多可构造42种不同的组合，因此该电路是一个能产生十六种函数的多功能逻辑运算器电路。45 已知某组合电路的输出波形如图 P45 所示，试用最少的或非门实现之。解：()(1,3,6,7)(0)()F ABCmACAB 电路图如下：为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个
9、受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路ABCF 46 用逻辑门设计一个受光，声和触摸控制的电灯开关逻辑电路，分别用 A,B,C 表示光，声和触摸信号，用 F表示电灯。灯亮的条件是：无论有无光，声信号，只要有人触摸开关，灯就亮；当无人触摸开关
10、时，只有当无关，有声音时灯才亮。试列出真值表，写出输出函数表达式，并画出最简逻辑电路图。解：根据题意，列出真值表如下：A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 由真值表可以作出卡诺图，如下图：C AB 00 10 11 10 0 1 由卡诺图得到它的逻辑表达式为：由此的到逻辑电路为：0 1 0 0 1 1 1 1 为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达
11、式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路ABCF 47 用逻辑门设计一个多输出逻辑电路，输入为 8421BCD码，输出为 3 个检测信号。要求：（1）当检测到输入数字能被 4 整除时，1F1。（2）当检测到输入数字大
12、于或等于 3 时，2F1。（3）当检测到输入数字小于 7 时，3F1。解：1()f ABCDCD 2()fABCDABCD 3()fABCDACABCD 48 用逻辑门设计一个两位二进制数的乘法器。解：二进制乘法：设两个 2 位二进制数的乘法运算结果为：10103210()()A AAB B BP P PP 电路图如下图所示：49 设计一个全加（减）器，其输入为 A,B,C 和 X(当 X0 时，实现加法运算；当 X1 时，实现减法运算)，输出为 S(表示和或差)，P（表示进位或借位）。列出真值表，试用 3 个异或门和 3 个与非门实现该电路，画出逻辑电路图。解：根据全加器和全减器的原理，我们
13、可以作出如下的真值表：X A B C S P 0 0 0 0 0 0 1 1 1 1 A3 A2 A1 A0 B1 AB3 B2 B1 B0“1”S3 S2 S1 S0 CO 74LS83(1)CI A3 A2 A1 A0 B3 B2 B1 B0 B0 A0 SO CO 1 CI SO CO 0 CI&P3 P2 P1 P0 C0 S3 S2 S1 S0 为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进
14、制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 0 1 1 1 0 0 1 1
15、1 1 0 1 0 0 1 1 1 1 1 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 1 1 0 1 1 由真值表可以画出卡诺图，由卡诺图得出逻辑表达式，并画出逻辑电路图：ABCXSP 410 设计一个交通灯故障检测电路，要求红，黄，绿三个灯仅有一个灯亮时，输出 F0；若无灯亮或有两个以上的灯亮，则均为故障，输出 F1。试用最少的非门和与非门实现该电路。要求列出真值表，化简逻辑函数，并指出所有 74 系列器件的型号。解：根据题意，我们可以列出真值表如下：红（A）黄(B)绿(C)F 0 0 0 1 0 0 1 0 0 1 0 0 为一位比较器时时时图真值表如下表所示功能一位半加
16、器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路0 1 1 1 1 0 0 0 1 0 1
17、 1 1 1 0 1 1 1 1 1 对上述的真值表可以作出卡诺图，由卡诺图我们可以得出以下的逻辑函数：FABACBCABCABACBCABC 逻辑电路图如下所示：ABCF 411 试用两片 8 线3 线优先编码器 74LS148 组成 16 线4 线优先编码器，画出逻辑电路图，说明其逻辑功能。解：逻辑电路图如下：SS0I1I2I3I4I5I6I7I8I9I10I11I12I13I14I15I2Y2Y1Y1Y0Y0YEXYEXYSYSY0Y1Y2Y3Y 逻辑功能：是一个 164 编码器。为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本
18、位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路412（1）图 P412 为 3 个单译码逻辑门译码器，指出每个译码器的输出有效电平以及相应的输出二进
19、制码，写出译码器的输出函数表达式。（2）试画出与下列表达式对应的单译码器逻辑电路图。3210YA A AA 3210YA A A A 43210YA A A AA 解：对于（a）图来说。3210YA A AA(b)210YA AA(c)3210YA A A A 对于（1）逻辑电路图为：3A2A1A0AY（2）逻辑电路图如下图：3A2A1A0AY（3）逻辑电路图如下图：3A2A1A0AY4A 413 试用一片 38 译码器和少量逻辑门设计下列多地址输入的译码电路。为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位
20、比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路（1）有 8 根地址输入线7A1A,要求当地址码为 A8H,A9H,AFH 时，译码器输出为0Y7Y分别被译中，且地电平有效。（
21、2）有 10 根地址输入线9A0A，要求当地址码为 2E0H,2E1H,2E7H 时，译码器输出0Y7Y分别被译中，且地电平有效。解：（1）当122100ABE EE,即75364210111,00,A A AA AA AA从 000111 变化时07YY分别被译中，电路如下图所示：&00002A1A0A6A4A7A5A3A2A1A0A1E2AE2BE6Y7Y5Y4Y3Y2Y1Y0Y0Y7Y38译码器（2）当122100ABE EE，即97538432101111,000,A A A AA A AA AA从 000111 变化时，07YY分别被译中。电路如下图所示：2A1A0A9A4A7A6A
22、5A2A1A0A1E2AE2BE6Y7Y5Y4Y3Y2Y1Y0Y0Y7Y38译码器8A3A 414 试用一片 38 译码器 74LS138 和少量的逻辑门实现下列多输出函数：为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的
23、逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路（1）1FABABC(2)2FABC (3)3FABAB 解：1067(0,6,7)FmYYY 211(0,2 7)FmMY 312345(2,3,4,5)FmMYYYY 电路图如下图所示：2A1A0A1E2AE2BE6Y7Y5Y4Y3Y2Y1Y0Y38译码器A BC11F2F3F 415 某组合电路的输入 X和输出 Y均为三位二进制数。当 X5时，Y=0。试用一片 38 译码器和少量逻辑门实现该电路。解：由题意列出
24、真值表如下：X Y 000 001 001 001 010 100 011 101 100 110 101 111 110 000 为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小
25、项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路111 000 电路图如下图所示：输入 XABC，输出为 Y。1E2E3E3A2A1A3Y2Y1Y0Y4Y5Y6Y7YA BC138译码器102YX 416 由 38 译码器 74LS138 和逻辑门构成的组合 逻辑电路图 P416 所示。（1）试分别写出1F，2F的最简与或表达式。（2）试说明当输入变量 A,B,C,D 为何种取值时，1F2F1。解：（1）当 D=1时，201F1F 当 D=0时，0342467(,)(,)()()()A B CmmmABC
26、ABCABCFA B Cm m mABCABCABC 1F 将1F，2F分别填入四变量的卡诺图后可得：(,)(0,6,8)()()()A B CmD BCBCAB1F 2(,)(8,12,14)()()F A B CMABDA CD (2)当 ABCD=0000 或 0110 时，1F2F1 417 已知逻辑函数(,)(1,3,7,9,15)F a b c dm，试用一片 38 译码器 74LS138 和少量逻辑门实现该电路。为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出
27、输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路解：由题意的，(,)(1,3,7,9,15)()F a b c dmABCABCABCABCABC D 电路图如下图所示：2A1A0A1E2AE2BE6Y7Y5Y4
28、Y3Y2Y1Y0Y38译码器A B1DF 418 某 24 译码器的逻辑符号和功能表如图 P418 所示。试用尽量少的译码器和或门实现下列函数（允许反变量输入）：（1）(,)F W X Y ZW XYXYZWZ（2）(,)G W X Y ZWYZXY 解：根据题意，输入分别为 X,Y,W,Z。对于（1）来说，我们可以作出如下的逻辑电路图：3Y2Y1Y0Y0A1AXYWZ1E2EF（2）由题，我们可以得出如下的逻辑电路图：为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函
29、数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路3Y2Y1Y0Y0A1AXYWZ1E2EF 419 由 38 译码器构成的脉冲分配器电路图如图 P419 所示。（1）若 CP脉冲信号加在2E端，试画出0Y7Y的波形；（
30、2）若 CP脉冲信号加在1E端，试画出0Y7Y的波形。解：（1）CP=1时，i1Y；CP=0时07YY按210A AA的变化分别译码。波形如下图所示：CP0A1A2A0Y1Y2Y3Y4Y5Y6Y7Y（2）CP=1时07YY按210A AA的变化分别译码；CP=0时，i1Y。波形图如下图所示：为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函
31、数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路CP0A1A2A0Y1Y2Y3Y4Y5Y6Y7Y 420 试用三片 38 译码器组成 524 译码器。解：524 译码器如下图所示，图中：43210A A A AA为地址输入，0123YYYL为译码输出。当4300A A时，左边第一片译码器工作，4301A A时，中间一片译码器工作；43A A10时，
32、右边一片译码器工作；43A A11时，三片译码器全部禁止。2A1A0A4A2A1A0A1E2AE2BE6Y7Y5Y4Y3Y2Y1Y0Y38译码器3A12A1A0A1E2AE2BE6Y7Y5Y4Y3Y2Y1Y0Y38译码器2A1A0A1E2AE2BE6Y7Y5Y4Y3Y2Y1Y0Y38译码器0Y7Y8Y15Y16Y23Y 为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至
33、二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路421 用一片 BCD码十进制译码器和附加门实现 8421BCD码至余 3 码的转换电路。解：3(5,6,7,8,9)Em 2(1,2,3,4,9)Em 1(0,3,4,7,8)Em 0(0,2,4,6,8)Em 电路图如下图所示：3A2A1A0A8D4D2D1D(842
34、1)BCD码输入0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y4 10 译码器3E2E1E0E 422 试用一片 416 译码器组成一个 5421BCD码十进制数译码器。解：根据四位二进制码和 5421BCD码的对应关系，可得如下图所示的电路：为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输
35、入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路5D4D2D1D3A2A1A0AASBS0Y4Y8Y12Y15Y(8421)BCD码输入(4 16)译码器0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y 423 试用 8 选 1 数据选择器 74LS151 实现下列逻辑函数（允许反变量输入，但不能附加门电路）：（1）FABACBC (2)(,)(0,2,3,6,7)F A B Cm（3）(,)(0,4,5,8
36、,12,13,14)F A B C Dm(4)(,)(0,2,5,7,8,10,13,15)F A B C Dm(5)(,)(0,3,5,8,11,14)(1,6,12,13)F A B C Dmd 解：(1)(2,4)()(0,0,1,0,1,0,0,0)TmFmABC(2)()(1,0,1,1,0,0,1,1)TmFABC(3)()(1,0,0,1,0)()(1,0,0,0,1,1,0)()(,0,1,0,0,1,)TTmmTmFACDBB BBCDAABCDDD(4)(0)(1,0,0,1,0,0,0,0)(0)(1,0,0,0,0,0,1,0)TTmmFBDBD(5)()(,1,0,1
37、,0,)()(1,0,0,1,0,1,1,0)()(1,0,0,)TTmmTmFACDBBB BBCDABCD DD DD 424 试用 16 选 1 数据选择器和一个异或门实现一个八用逻辑电路。其功能要求如表 P41 所示。2S1S0S F 000 0 001 A+B 为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值
38、表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路010 AB 011 AB 100 1 101 AB 110 AB 111 A Be 解：根据真值表得出：210()Ff S S S AB，即 F为五变量函数。若令10()Yf S S AB，则有2FSY，即2S0 时FY，2S1 时FY，因此可先用 16 选 1MUX 来实现 Y，再加一个异或门实现 F。所以2FSY。
39、210()(0,0,0,0,0,1,1,1,1,1,1,0,0,1,1,1,0)TmFAS S S 电路图如下：2A1AAB0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D15D1161MUX选SY1F2S1S0SAB 425 由 74LS153 双 4 选 1 数据选择器组成的电路如图 P4-25所示。（1）分析该电路，写出 F的最小项表达式(,)F A B C D（2）改用 8 选 1 实现函数 F，试画出逻辑电路。解：(1)(2,5,6,7,8,10,11,12,14,15)Fm(2)()(0,1,1,0,1,1)()(,0,1,1,1,)mmFACDBBABDCC
40、CC 426 用 4 选 1 数据选择器和 38 译码器组成 20 选 1 数据选择器和 32 选 1 数据选择器。为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不
41、同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路解：20 选 1MUX 电路如下图所示。构成 32 选 1MUX 需要用 8 个 4 选 1MUX，其中 20 选 1 的电路图如下图所示。41MUX选41MUX选41MUX选41MUX选0D0D1D1D1D1D0D0D0D2D2D2D2D3D3D3D3D3D4D7D8D11D12D15D41MUX选0D1D2D3D16D19D0A0A0A0A0A0A1A1A1A1A1ASSSSSYYYYYY38译码器0A1A2A2A3A4A3S2S1S10Y1Y2Y3Y4Y5Y6Y7Y
42、427 试说明图 4.3.28 所示的 16 位数值比较器的工作原理。（1）若输入数据15A0A=B536H,15B0B=B5A3H，其输出A BF,A BF,A BF各为何值（2）试用 3 片 4 位数值比较器以并联扩展方式连接成 12 位数值比较器，画出逻辑电路图，说明其工作原理。解：（1）输出值A BF1，A BF0，A BF0。（2）逻辑电路图如下图所示：为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完
43、成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路3A3A3A3A2A2A2A2A1A1A1A1A0A0A0A0A0B0B0B0B1B1B1B1B2B2B2B2B3B3B3B3B7A6A5A4A2A1A0A3A0B1B2B3B7654B B B B111098B B B B11
44、1098A A A AABABABABABABABABABA BFA BFA BFA BFA BFA BFA BFA BFABABABA BFA BFA BFA BF7485(1)LS7485(2)LS7485(3)LS7485(4)LS1111工作原理：（1）（2）（3）片的数值比较器同时进行比较，然后把比较的结果送入第四片比较器中比较，然后就可以得到 12 位的数值的比较结果了。428 试用一片 4 位数值比较器 74LS85 和一片 4 位二进制加法器 74LS283 设计一个 4 位二进制数到 8421BCD码的转换电路。解：根据题意，我们可以列出真值表如下所示：十进制 二进制码 84
45、21BCD码 N ABCD 4321F F F F 0 0000 0000 1 0001 0001 2 0010 0010 3 0011 0011 4 0100 0100 5 0101 0101 6 0110 0110 7 0111 0111 8 1000 1000 9 1001 1001 为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函
46、数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路10 1010 1010 11 1011 1011 12 1100 1100 13 1101 1101 14 1110 1110 15 1111 1111 由真值表可得到如下的电路图：3A2A1A0A0B1B2B3BABABABA BFA BFA BF7485LS13A2A1A0A0B1B2B3B74
47、283LS113F3F2F2F1F1F0F0FDCBA 429 试用一片 4 位数值比较器 74LS85 和一片 4 位二进制加法器 74LS283 设计一个8421BCD码到 5421BCD码的转换电路。解：由题意画出真值表如下所示：十进制 8421BCD码 5421BCD码 N ABCD 4321F F F F 0 0000 0000 1 0001 0001 2 0010 0010 3 0011 0011 为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列
48、出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种取值组合下与的逻辑关系解功能如下表所示两个变量有四个最小项最多可构造种不同的组合因此该电路是一个能产生十六种函数的多功能逻辑运算器电路已知某组合电路的输出波形如图所示试用最少的或非门实现之解电路4 0100 0100 5 0101 1000 6 0110 1001 7 0111 1010 8 1000 1011 9 1001 1100 10 1010 1101 11 10
49、11 1110 12 1100 1111 13 1101 14 1110 15 1111 即在输入小于 4 的时候，8421BCD和 5421BCD是相同的，当输入大于 4 时，5421BCD等于8421BCD码的数加上 0011，就可以得到相应的 8421BCD码到 5421BCD码的转化。逻辑电路图如下：3A2A1A0A0B1B2B3BABABABA BFA BFA BF7485LS13A2A1A0A0B1B2B3B74283LS13F3F2F2F1F1F0F0FDCBA 430 设 X,Y 分别为 4 位二进制数，试用 4 位二进制全加器 74LS283 实现一个2()FAB的运算电路。
50、解：因 X+Y最大为2(11110),则可用一片四位加法器实现，2（X+Y）可用（X+Y）之值左移一位求得，故用一片四位加法器实现 X+Y之后末尾补 0 即可得到 2（X+Y），逻辑电路图为一位比较器时时时图真值表如下表所示功能一位半加器为本位和为进位图真值表如下表所示功能一位全加器为本位和为本位向高位的进位图功能为一位比较器时时时分析图所示的组合电路写出输出函数表达式列出真值表指出该电是一个受控制的代码转换电路当时完成为二进制码至格雷码的转换当时完成为格雷码至二进制的转换试分别写出的逻辑函数的表达式并列出真值表说明该电路的工作原理解该电路的输入为输出为真值表如下由此可得当时完成二进制在的各种