《《数字电路与数字逻辑》练习题_高等教育-大学课件.pdf》由会员分享，可在线阅读，更多相关《《数字电路与数字逻辑》练习题_高等教育-大学课件.pdf（17页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、优秀学习资料 欢迎下载 数字电路与数字逻辑练习题一 一、填空 1将下列二进制数转为十进制数（1001011）B=（）D （11 011）B=（）D 2将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+122）=（）真值=（）原码=（）反码=（）补码 3把下列 4 个不同数制的数(376.125)D、(110000)B、(17A)H、(67)O（按从 大 到 小 的 次 序 排 列（）（）()()。将下列各式变换成最简与或式的形式 BAB（）ABA（）BCCAAB（）4将下列二进制数转为十进制数 （101000）B=（）D （11 0101）B=（）D 5将下列十进制数转为二进
2、制数，八进制数和十六进制数（08125）=（）B =（）O=（）H （25425）=（）B =（）O =（）H 6将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+125）=（）真值=（）原码=（）反码=（）补码 （42）=（）真值=（）原码=（）反码=（）补码 7逻辑函数CACDABF的对偶函数F是_；其反函数F是_。8当ji 时，同一逻辑函数的最小项jimm_；两个最大项优秀学习资料 欢迎下载 jiMM_。9（43.5）10=（_）2=（_）16。10n 个输入端的二进制译码器，共有_个输出端，对于每一组输入代码，将有_个输出端具有有效电平。11.将下列二进制数转为十进制
3、数（1010001）B=（）D （11101）B=（）D 12.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+254.25）=（）真值=（）原码=（）反码=（）补码 13.把下列 4 个不同数制的数(76.125)D、(27A)H、(10110)B、(67)O 按从大到小的次序排列（）（）()()。14.对于 D触发器，欲使 Qn+1=Qn，输入 D=（），对于 T触发器，欲使 Qn+1=Qn，输入 T=（）15.一个 512*8 位的 ROM 芯片，地址线为（）条，数据线为（）条。16.对 32 个地址进行译码，需要（）片 74138 译码器。17.存储器起始地址为全
4、0，256K*32的存储系统的最高地址为（）。18.将下列各式变换成最简与或式的形式（）（）（）19五级触发器的进位模数最大为（）进制。20.十进制数（78.25）10 转换成十六进制数是（），转换成二进制数是（），转换成八进制数是（），转换成 8421BCD码为（）。21.将二进制 1100110 转换成余 3 码为（），转换成格雷码为（）。22.设真值 X=0101，则 X的原码为（），反码为（），补码为（）。23.卡诺图是（）的一种特殊形式。利用卡诺图法花剑逻辑函数比（）法更容易得到简化的逻辑函数表达式。24.函数 L=AC+BC 的对偶式为：（）。25.一个 1024*16 位的 RO
5、M 芯片，地址线为（）位，数据线为（）位。26.对于 JK触发器，若 J=K，可完成（）触发器的逻辑功能。27.组合逻辑电路中部包含存储信号的（）元件，它一般是由各种（）组合而成的。28.对 64 个地址进行译码，需要（）片 74138 译码器。29.AB+AC化成最小项的形式为（）。30.将变换成或非的形式为（）。31.数制转换(6.3125)10=()2(1101.1101)2=()10 32.将下列有符号的十进制数转换成相应的二进制数真值原码反码和补码(+11/32)=()真值=()原码 =()反码=()补码 数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从
6、大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载(-15/64)=()真值=()原码 =()反码=
7、()补码 33.把下列 3 个数(76.125)D(27A)H(67)O 按从大到小的次序排列()()()34.已知二进制数 1100101，将其转换成格雷码为()。35.已知格雷码编码为 1100101，将其转换成二进制数为()。26.将下列二进制数转为十进制数（101001）B=（）D （1101001）B=（）D 36.将下列十进制数转为二进制数，八进制数和十六进制数（51）=（）B =（）O =（）H （53125）=（）B =（）O =（）H 37.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+104）=（）真值=（）原码 =（）反码=（）补码 （39）=（）真
8、值=（）原码 =（）反码=（）补码 38.将下列各式变换成最简与或式的形式 A+B =A+A B =A+A B =（A+B）（A+C）=二、选择题 1 和二进制数(1100110111.001)等值的十六进制数学是()。(A)337.2 (B)637.2 (C)1467.1 (D)c37.4 2 是 8421BCD 码的是（）(A)1010 (B)0101 (C)1100 (D)1111 3和二进制码 1100 对应的格雷码是（）(A)0011 (B)1100 (C)1010 (D)0101 4 如右图，电路实现的逻辑功能 F=（）(A)AB (B)0 (C)A+B (D)1 5 TTL 电路
9、中，高电平 VH 的标称值是（）(A)0.3V (B)2.4V (C)3.6V (D)5V 6 和逻辑式ABCA_ 相等的式子是()(A)ABC (B)1+BC (C)A (D)BCA_ 7 若干个具有三态输出的电路输出端接到一点工作时，必须保证（）(A)任何时候最多只能有一个电路处于三态，其余应处于工作态。(B)任何时候最多只能有一个电路处于工作态，其余应处于三态。(C)任何时候至少要有两个或三个以上电路处于工作态。(D)以上说法都不正确。8 A+B+C+_A+A_B=（）数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或
10、式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载(A)A (B)_A (C)1 (D)A+B+C 9 下列等式不成立的是（）(A)BABAA
11、_ (B)(A+B)(A+C)=A+BC (C)AB+AC+BC=AB+BC (D)1_BAABBABA 10)(F,)6,5,4,3,2,1,0(C)B,F(A则m(A)ABC (B)A+B+C (C)_CBA (D)_CBA 三、简答 （8 分）2、（1）化简下面的式子（6 分）)11,10()14,13,9,8,7,6,5,2,1,0(),(dmDCBAL （2）分析此组合逻辑电路的逻辑功能（7 分）3、分析以下电路，说明电路功能。（10 分）数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为
12、十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载 4.分析以下电路，说明电路功能。（10 分）四、化简题 1.将逻辑函数BCDCABBADCBF转化为最小项表达式。2
13、.卡诺图法化简逻辑函数DADCADCBADCBADCBAF),(。3 将图示波形作用在维持阻塞JK 触发器上，试画出触发器Q 端的工作波形（设初态0nQ）。五、组合逻辑设计题 138 译码器的各输入端的连接情况及第六脚输入信号A的波形如下图所示。试画出输出YYYYY54310,引脚的波形。（10 分）。CP J K Q 数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载
14、个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载 2在举重比赛中，有甲、乙、丙三位裁判，其中甲为主裁判，当两位或两位以上裁判（其中必须包括甲裁判在内）认为运动员上举合格，才可发出合格信号，试用 3-8译码器和逻辑门设计上述要求的组合逻辑电路。（10 分）3设计一个组合逻辑电路，其功能是将 8-4-
15、2-1 BCD 码转换成余 3 码，门电路不限。画出真值表并写出相应的逻辑表达式即可。（注：余 3 码=BCD 码+0011）（12 分）数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线
16、为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载 4设计一个四位格雷码变二进制数的转换电路，推出相应的逻辑表达式即可（12 分）5（6 分）用 74LS151（8 选一数据选择器）实现三人表决电路（即三人表决一件事，按照少数服从多数的原则）。6设计一个组合电路，用来判断输入的四位 8421BCD 码 A，B，C，D 当其值大于或等于 5 时，输出为 1，反之输出为 0。写出逻辑表达式即可 六、组合电路分析题 1已知逻辑电路如下图所示，分析该电路的功能。数转换成相应的二进制数真值
17、原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下
18、载 2、分析下图组合逻辑电路功能。（10 分）3已知电路如图所示。（其中，触发器为上升沿触发的边沿型 D触发器。）（1）写出状态方程；（2）画出电路的状态转换图（3）根据状态转换图，说出电路的逻辑功能，检查电路能否自启动。（18 分）4试分析如下电路，写出 F 的表达式。(10 分)数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于
19、每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载 5分析下图，写出 F 的表达式。(15 分)_CBCABA 6下图中设初态0000ABCDQQQQ，试分析该电路。(15 分)_CBABA 数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为
20、十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载 数字电路与数字逻辑练习题二 一、填空题 1.（11.001)2=（）16=（）10(-1101)2=（）原码=（）补
21、码（75)10=（）8421BCD=（）余 3 码 2.触发 器有 个稳态，存储 8 位二进制 信息要 个触发器。3.米利型时序电路输出信号与 和 有关,没有输入变量的时序电路又称 型电路。4.如果某计数器中的触发器不是同时翻转，这种计数器称为 计数器，n进制计数器中的n 表示计数器的 ，最大计数值是 。5.A/D 转换的基本步骤是 四个步骤。6.半导体存储器从存，取功能上可以分为 和 。二、单项选择题 1在下列（）输入情况下，与非运算的结果等于逻辑0。全部输入 0 仅有一端输入 0 全部输入 1 仅有一端输入 1 2下列器件中，属于组合逻辑电路的是（）。计数器和全加器 寄存器和比较器 计数器
22、和寄存器 全加器和比较器 3一个 8421BCD 码计数器，至少需要（）个触发器。3 4 5 10 4一个 16 选一数据选择器，其地址输入端有（）个。1 2 4 8 5不符合常用逻辑关系的说法是（）。有 0 出 0，全 1 出 1 有 0 出 1，全 1 出 0 有 1 出 1，全 0 出 0 有 0 出 0，有 1 出 1 6将 JK 触发器转换成 D 触发器，其转换电路中的虚线框处应是（）。与非门 异或门 连接线 非门 D CP Q Q J K 数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转
23、为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载 三、判断题 1一个逻辑函数的对偶式只是将逻辑函数中的原变量换成反变量，反变量换成原变量。2卡诺图方格中 1 所对应
24、的最小项之和组成原函数。3维持阻塞 D 触发器克服了空翻。4双向移位寄存器电路中没有组合逻辑电路。5集电极开路门有高电平、低电平、高阻等状态。6锁存器是克服了空翻的寄存器。7或非门组成的 RS 触发器的约束条件是 RS=0。8触发器的输出是现态函数。9编码器可以构成函数发生器。10、逻辑函数化简后的结果是唯一的。11、四、计算题 1集成电路定时器 555 构成的定时电路和输入波形 Vi 如图所示，已知输入波形 V1 的周期为 T1=500ms。（1）请说明该电路组成什么功能的脉冲电路？（2）试画出所对应的输出电压 Vo 的工作波形。（3）求出暂稳宽度 tw 和输出波形的周期。（8 分）五、简答
25、题 （8 分）2试用 2 片 648 位的 RAM 组成 1288 位的存储器。（8 分）数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为
26、全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载 3 用 74LS138（3-8译码器）和与非门组合实现逻辑函数)7,4,2,1(),(mCBAF 的组合逻辑电路，并说明功能。4组合逻辑电路如图，试写出 F 的最简表达式，并说明功能。六、画图题 1用两个 74LS138 设计一个 4-16的译码器。（10 分）&F A B 数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的
27、对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载 2.下降沿触发的主从 RS触发器输入信号波形如下图所示，请画出输出端 Q、的对应波形。（设触发器初态为 0）3.上升沿触发的维持-阻塞 D触发器输入信号波形如下图所示，请画出
28、输出端 Q、的对应波形。（设触发器初态为 0）4.如题下图所示的电路和波形，试画出 Q端的波形。设触发器的初始状态为 Q=0。5、F（A，B，C，D）=m（0，2，5，7，8，10，13，15）6.用 74LS138 设计一个电路实现函数 F=AB+B C（10 分）数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将
29、有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载 七、分析题 1、分析如下的时序逻辑电路图，画出其状态表和状态转换图，并做出输入信号为 011011111 的输出波形，触发器的初态为 00。（14 分）2分析下面的电路图，画出其状态表和状态图，并说明电路的功能 3.分析下面的电路图，说明其功能 数转换成相应的二进制数真值原码反码和补码原码真值反码补码
30、把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载 4.分析下面的电路图，画出
31、其状态表。八、设计题 1、试用正边沿 JK 触发器设计一个同步时序电路，其状态转换图如图所示。（10分）数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存
32、储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载 2用 D 触发器设计一个“0011”序列检测器，要求用一个输出信号来表示检测结果。（20分）3试设计一个 8421BCD码的检码电路。要求当输入量 DCBA 2 或7 时，电路输出 F 为高电平，否则为低电平。用与非门设计该电路，写出 F表达式。（6 分）4分析下图所示的各逻辑电路，分别写出图（a）,(b)中 F1（A，B，C，D）的最简与或表达式，F2（A，B，C，D）的最小项表达式以及 F3（A，B，C，D）的最大项表达式。（6 分）5.（6 分）按步骤分析
33、图示时序逻辑电路，画出在 CP 作用下的状态转换图，并判定有无自启动特点。（设初态000012QQQ）J0 Q CP&CP J1 Q CP J2 Q CP Q0 Q1 Q2 数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器
34、欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转优秀学习资料 欢迎下载 6 A、B、C、D、E、F六名学生中选拔若干名去留学，人选的配备要求如下：A、B二人中至少去 1 人；A、D不能一起去；A、E、F三人中要派两人去；B、C两人中都去或都不去；C、D两人只能去 1 人；若 D不去，则 E也不去。请问：应选哪几名学生?（10 分）7.用 JK触发器设计一个“111”序列检测器，允许重复，要求用一个输出信号来表示检测结果。（16 分）8.试用 74161 设计一个同
35、步十进制计数器，要求采用两种不同的方法。（10 分）9.试设计一个 4 输入、4 输出逻辑电路。当控制信号 C=0时，输出状态与输人状态相反；当C=1时输出状态与输入状态相同。(10 分)10.用 D触发器设计一个模 6 计数器写出表达式即可。（10 分）11用 D触发器设计一个“1001”序列检测器，要求用一个输出信号来表示检测结果写出表达式即可。（20 分）12.试用正边沿 D触发器设计一个 1100 序列检测器，它有一个输入端和一个输出端，写出输出方程和驱动方程即可。13.设计一个带控制端的组合逻辑电路，控制端 X=0时，实现 F=A+B，控制端 X=1时，实现，请用 74LS138 和
36、必要的门电路实现。(10 分)14.画出符合以下关系的 010 序列检测器的状态转换图，X为序列输入，Z 为检测输出。(10分)X：1010101010 Z：0001000100 15.设计一个同步四进制加法计数器,用 D触发器。（15 分）16.设计一个余 3 码转换成 8421 码的转换电路写出表达式即可。17.用 D触发器设计一个“1000”序列检测器，要求用一个输出信号来表示检测结果。（20分）数转换成相应的二进制数真值原码反码和补码原码真值反码补码把下列个不同数制的数从大到小的次序排列按将下列各式变换成最简与或式的形式将下列二进制数转为十进制数将下列十进制数转为二进制数八进制数和十六进制数将的对偶函数是其反函数是当时同一逻辑函数的最小项两个最大项优秀学习资料欢迎下载个输入端的二进制译码器共有个输出端对于每一组输入代码将有个输出端具有有效电平将下列二进制数转为十进制数将下列有符号的十进制数转发器欲使输入对于触发器欲使输入一个位的芯片地址线为条数据线为条对个地址进行译码需要片译码器存储器起始地址为全的存储系统的最高地址为将下列各式变换成最简与或式的形式五级触发器的进位模数最大为进制十进制数转