《数字电路与逻辑设计II答案(A卷)_高等教育-大学课件.pdf》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计II答案(A卷)_高等教育-大学课件.pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、华南农业大学期末考试试卷（A卷）2005 学年第二学期 考试科目：数字电路与逻辑设计_ 考试类型：（闭卷）考试时间：120_ 学号 姓名 年级专业_ 题号 一 二 三 四 五 总分 得分 评阅人 一选择题（下列每题有且仅有一个正确答案，每题 2 分，共 20 分）1 N个触发器可以构成能寄存 位二进制数码的寄存器。A.N-1 B.N C.N+1 D.2N 2 一个触发器可记录一位二进制代码，它有 个稳态。A.0 B.1 C.2 D.3 E.4 3 存储 8 位二进制信息要 个触发器。A.2 B.3 C.4 D.8 4 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。A.4 B.5
2、C.9 D.20 5 下列逻辑电路中为时序逻辑电路的是 。A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 6 N个触发器可以构成最大计数长度（进制数）为 的计数器。A.N B.2N C.N2 D.2N 7 N个触发器可以构成能寄存 位二进制数码的寄存器。A.N-1 B.N C.N+1 D.2N 8 五个 D触发器构成环形计数器，其计数长度为 。A.5 B.10 C.25 D.32 9 欲设计 0，1，2，3，4，5，6，7 这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。A.2 B.3 C.4 D.8 10 8 位移位寄存器，串行输入时经 个脉冲后，8
3、位数码全部移入寄存器中。A.1 B.2 C.4 D.8 11 要产生 10 个顺序脉冲，若用四位双向移位寄存器 CT74LS194来实现，需 片。A.3 B.4 C.5 D.10 12 若要设计一个脉冲序列为 1101001110 的序列脉冲发生器，应选用 个触发器。A.2 B.3 C.4 D.10 13 随机存取存储器具有 功能。A.读/写 B.无读/写 C.只读 D.只写 14 只读存储器 ROM 在运行时具有 功能。A.读/无写 B.无读/写 C.读/写 D.无读/无写 15 只读存储器 ROM 中的内容，当电源断掉后又接通，存储器中的内容 。A.全部改变 B.全部为 0 C.不可预料
4、D.保持不变 16 随机存取存储器 RAM 中的内容，当电源断掉后又接通，存储器中的内容 。A.全部改变 B.全部为 1 C.不确定 D.保持不变 17 一个容量为 5121 的静态 RAM 具有 。A.地址线 9 根，数据线 1 根 B.地址线 1 根，数据线 9 根 C.地址线 512 根，数据线 9 根 D.地址线 9 根，数据线 512 根 18 PROM 的与陈列（地址译码器）是 。A.可编程阵列 B.不可编程阵列 C.可编程阵列 D.不可编程阵列 19 PROM 和 PAL的结构是 。A.PROM 的与阵列固定，不可编程 B.PROM 与阵列、或阵列均不可编程 C.PAL与阵列、或
5、阵列均可编程 D.PAL 的与阵列可编程 20 PLD器件的基本结构组成有 。A.与阵列 B.或阵列 C.输入缓冲电路 D.输出电路 21 只可进行一次编程的可编程器件有 。A.PAL B.GAL C.PROM D.PLD 22 可重复进行编程的可编程器件有 。A.PAL B.GAL C.PROM D.ISP-PLD 23 全场可编程（与、或阵列皆可编程）的可编程逻辑器件有 。A.PAL B.GAL C.PROM D.PLA 24 业一二三四五总分题号得分评阅人一选择题下列每题有且仅有一个正确答案每题分共分个触发器可以构成能寄存位二进制数码的寄存器一个触发器可记录一位二进制代码它有个稳态存储位
6、二进制信息要个触发器把一个五进制计数器据选择器个触发器可以构成最大计数长度进制数为的计数器个触发器可以构成能寄存位二进制数码的寄存器五个触发器构成环形计数器其计数长度为欲设计这几个数的计数器如果设计合理采用同步二进制计数器最少应使用级触发器片若要设计一个脉冲序列为的序列脉冲发生器应选用个触发器随机存取存储器具有功能读写无读写只读只写只读存储器在运行时具有功能读无写无读写读写无读无写只读存储器中的内容当电源断掉后又接通存储器中的内容全部改变 二 判断题（每空 1 分，共 20 分）1 同步时序电路由组合电路和存储器两部分组成。（）2 同步时序电路具有统一的时钟 CP控制。（）3 环形计数器在每个
7、时钟脉冲 CP作用时，仅有一位触发器发生状态更新。（）4 环形计数器如果不作自启动修改，则总有孤立状态存在。（）5 计数器的模是指构成计数器的触发器的个数。（）6 计数器的模是指对输入的计数脉冲的个数。（）7 在同步时序电路的设计中，若最简状态表中的状态数为 2N，而又是用 N级触发器来实现其电路，则不需检查电路的自启动性。（）8 把一个 5 进制计数器与一个 10 进制计数器串联可得到 15 进制计数器。（）9 利用反馈归零法获得 N进制计数器时，若为异步置零方式，则状态 SN只是短暂的过渡状态，不能稳定而是立刻变为 0 状态。（）10 实际中，常以字数和位数的乘积表示存储容量。（）11 R
8、AM 由若干位存储单元组成，每个存储单元可存放一位二进制信息。（）12 ROM 和 RAM 中存入的信息在电源断掉后都不会丢失。（）13 RAM 中的信息，当电源断掉后又接通，则原存的信息不会改变。（）14 PROM 的或阵列（存储矩阵）是可编程阵列。（）15 ROM 的每个与项（地址译码器的输出）都一定是最小项。（）16 PROM 不仅可以读，也可以写（编程），则它的功能与 RAM 相同。（）17 PAL的每个与项都一定是最小项。（）18 PAL和 GAL都是与阵列可编程、或阵列固定。（）19 PAL可重复编程。（）20 GAL不需专用编程器就可以对它进行反复编程。（）21 在系统可编程逻辑
9、器件 ISP-PLD不需编程器就可以高速而反复地编程，则它与RAM 随机存取存储器的功能相同。（）22 PLA是全场可编程（与、或阵列皆可编程）的可编程逻辑器件，功能强大，便于使用，因此被普遍使用。（）业一二三四五总分题号得分评阅人一选择题下列每题有且仅有一个正确答案每题分共分个触发器可以构成能寄存位二进制数码的寄存器一个触发器可记录一位二进制代码它有个稳态存储位二进制信息要个触发器把一个五进制计数器据选择器个触发器可以构成最大计数长度进制数为的计数器个触发器可以构成能寄存位二进制数码的寄存器五个触发器构成环形计数器其计数长度为欲设计这几个数的计数器如果设计合理采用同步二进制计数器最少应使用级
10、触发器片若要设计一个脉冲序列为的序列脉冲发生器应选用个触发器随机存取存储器具有功能读写无读写只读只写只读存储器在运行时具有功能读无写无读写读写无读无写只读存储器中的内容当电源断掉后又接通存储器中的内容全部改变23 下面是合法的端口名:24 CLK,RESET,A0,D3 三 填空题（每空 1 分，共 20 分）1 寄存器按照功能不同可分为两类：寄存器和 寄存器。移位 数码 2 数字电路按照是否有记忆功能通常可分为两类：、。组合逻辑电路 时序逻辑电路 3 由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。4 4 时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。同步
11、异步 5 存储器的 和 是反映系统性能的两个重要指标。存储容量 存取时间 6 VHDL 程序包含 、5个部分。实体(Entity)、结构体(Architecture)、配置(configuration)、包集合(package)、库(library)5 7 实体用关键字 entity来标识。8 结构体由 architecture来标识。9 常用的 LSI 期间可分为 业一二三四五总分题号得分评阅人一选择题下列每题有且仅有一个正确答案每题分共分个触发器可以构成能寄存位二进制数码的寄存器一个触发器可记录一位二进制代码它有个稳态存储位二进制信息要个触发器把一个五进制计数器据选择器个触发器可以构成最大计数长度进制数为的计数器个触发器可以构成能寄存位二进制数码的寄存器五个触发器构成环形计数器其计数长度为欲设计这几个数的计数器如果设计合理采用同步二进制计数器最少应使用级触发器片若要设计一个脉冲序列为的序列脉冲发生器应选用个触发器随机存取存储器具有功能读写无读写只读只写只读存储器在运行时具有功能读无写无读写读写无读无写只读存储器中的内容当电源断掉后又接通存储器中的内容全部改变