《计算机组成原理第二版课后习题答案解析.pdf》由会员分享，可在线阅读，更多相关《计算机组成原理第二版课后习题答案解析.pdf（142页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、WORD文h卜技N编料第 1章计算机系统概论1.什么足汁W机系统、计灯机 件和汁灯机软件？硬件和软件哪个解：计w扒系统：rtr计f t机硬件系统和软件系统绢成的综合体，计算机硬件:指计算机中的电f线略和物理装押。计算机软件:计 机运行所 的程印及相关资料。硬件和软件在u w机系统中川互依小 缺一不口寸，因此何抒取要。2.如何理解计W机的S次结构？答：讦 灯机 件、系统软件和放用软件构成了计讣机系统的：个层次结构。（1）硕件系统姑W内层的，它足悟个计灯机系统的站础和核心。（2）系统软件在硬件之外，为用户捉供一个从木找作界而。（3）应用软件在似外层，为用户提供解决具休问题的成用系统_。通常将硬件系
2、统之外的K余戾称力虚拟机。各 次之M关系密切，上E足下E的扩展，下S足上E的 础，次的划分不足绝对的。3.说明A级宫、汇编研吉和机器扔含的2别及其K系。-WORD宾h_ _卜伐一 H编料-行：机器WrV妃计机硬件能够W接识别的讲A汇编语义足机器 讲S的符y农 示，商级WrittrtiiinJff法的讲么 商级讲&编4的秤 印（源程什）处于最岛层，必须翻译成汇编is言，再由汇编程序汇编成机器ffiS（R标程W）之后d能被执行。4.如何押解计灯机组成和计灯机体系结构？答：I I 打机休系结构S桁那性够被程什6 i所见到的什口丫机系统的属性，如指令系统、数据类甩、：7 址技术组成及I/O机理等。计
3、机州成妃衍如何灾现计W机体系结构所体现的K性，包介对科序员透明的硬件细节，如组成汁W机系统的?$个功能部件的结构和功能，及相互在接方法等。5.扔诺依坡计W机的特点姥什么？解:冯.诺依曼计猝机的特点是：P8il w机山运订器、控制器、存储器、输入没格、输出没备五大部件组成；指令和数据以M同等地位存放r 存储器内，并4以按地址访问：指令和数裾均用二进制衣示：指令山找作码、地址码两大部分31成，役作码用来衣示操作令业技木资tiw心格nWORD文h卜伐H编料的性质，地址码用宋农示役作数在#储器中的位沁指令在存储器中顺卬存放，通常自动顺W取出执行：机器以运算器为中心（原始冯诺依曼机。6.同出il兑机硬件
4、姐成框阁，说明f t部件的作用及il订机系统的主要技术指标。答:计算机硬ft组成框图如卜：1 ）裱口 裱口11 CPU 事 直_-1_1|人设备|输出tt*主机：1 外各部件的作用如下：控制器:整机的指挥中心，它使计1?机的各个部件自动协调n作。:urn器：对数据彳占息进行处现的部件，川来进行灯术运灯和逻辑运讣。存储器:存放程序和数据，是计灯机实现“存窟程序控制”的 基础。输入设搭：将人们熟悉的估息形式转换成汁兑机以接受并识别的仿息形式的没备。输出没备：将il灯机处理的结果（二迸制仿息）转换成人类成WORD文h卜伐H编料技木资n w 心格n其它没备可以接收和识别的仿息形式的 没 备。计算机系统
5、的主要技术指标有：机器字松:指CPU 次能处理的数据的位数。通 常1j CPU的寄存器的位数仃美，卞K：越K,数的农示范闹越大，粘度也越W。机器字长也会影响il灯机的运W速 度。数据通路宽度：数据总线一次能并行传送的数据位数。存储特卅：桁能存储信息的似人容卅，通常以字节来衡卅。一 般包介卞存替研和轴存苻带。运灯速度：通常用MIPS（14秒百万条指令）、MFIQPS（付秒百万 次 汴 点 运 灯）或CPI（执行一条指令所沆的时钟W期数）来 衡W。CPU执行时间是指CPU对特定不旱序的执行口寸间。卞频:机器内部卞口寸钟的运行频率，是衡卅机器速度的氓要参数。吞吐指流入、处理和流出系统的佶&速 半。它
6、主要取决于主 存的存取周 期。响应口寸问:计算机系统对特定事件的响应口寸问，如实时响应外部中断的时间等。7.解 释 卜 列 概 念：卞 机、CPU、主 存、存储单元 存储元件、存/基元 存 储 元、存储字、存 字 长、存储容W、机器字长、指令字长。WORD义H卜徂u|编辑解:P9-10主机:是计SZ机硬件的主体部分，山CPU和主械器MM合成为 主机。CPU：中央处理器，是计算机硬件的核心部件，由运旅器和控制器组成：（早期的运算器和控制器不在同一芯片t.现黜CPU内 除含有运算器和控制器外还集成了 CACHE）o主存:计彳能机中存放正在运行的程序和数据的存储器，为 计 机的卞要工作存储器.可随机
7、存取:由存储体、各种逻擀部件及控 制电路组成。存 储 中 元：可存放一个机器字井具介特定存储地址的存储中位。存储元件:存储一位:进制信息的物理元件，是存储器中姑小的存储 单 位，乂叫存储堪兀或存储元，+能单独存取。存 储 字：一个作储中元所存二进制代码的逻女 甘中.位。存储字长：一个存储中元所存储的二进制代码的总位数。存储容景:存储器中可存二进制代码的总量：（通 常 卞、辅存 容土界分兀描述）。机器 字 长：指CPU 一次能处理的二迸制数裾的位数，通常与CPU的寄存器位数初失。指令字长:机器指令中:进制代码的总位数。K.解释下列炎文缩巧的中文含义：CPU、PC IR CU ALU、ACC、M
8、Q、X MAR、MDR、I/O、MIPS、CPIW k技木资nw心格nWORD义H小徂uj编辑、HOPS解:全面的问答应分英文全称、知 文 名、功蛆：部分。CPU：Central Processing Unit.中央处理机（器），是计算 机硬件的核心部件，t要巾记兑器和拎制器组成。PC：Program Counter,程序计数器，其功能是存放当前欲执行指令的地址，井可fi/Ail数形成下一条指令地址。IR：Instruction Register,指令寄存器，K功能是存放当前TE八:执 行的指令。CU：Control Un由 控制单元（部件），为控制器的核心郁件，其功能E产生微找作命令什列。A
9、LU：Arithmetic Logic Unit.算术逻辑运杯单元，为运算器 的核心部 件，其功能妃进行W术、逻讲运灯。ACC：Accumulator,累加器，足运订器中既能存放运灯前的找作数，又能存放运灯结果的奇介器。MQ:Mu 11iplier-Quotient Register,乘商寄存器，乘法运算口寸存放乘数、除法时存放商的寄存器。X：此字母没存专招的缩写含义，可以用作任一部件名，在此灰示视作数杏存器，即运讣器中r.作布器之一，用来怀放椽作数:MAR：Memory Address Register,存储器地址寄存器,在主存 中用来存放欲访问的存储中元的地址。MDR：Memory Dat
10、a Register,1?储器数据缓冲布存器，在主介中用来放从兄中.元澳出、或要3人见存储中元的数据。V业技木廉料精心整MWORD义H卜徂u|编辑I/O：I叩ut/()utput equipment,输入/输出设备，为输入没备 和输出设备的总称，JIJ r计算机内部和外界信息的转换与传送。MIPS：Million Instruction Per Second,每秒执行到力条指 令 数，为il W机运灯速度指标的一种U W中.位。9.曲i出主机醐，分别以存数指令“STA M”和加法指令，ADD M”(M均为主存地址)为例，在图中按序标出完成该指令(包括取指令阶段)的佶B流程(如一)。假没土介容W
11、为256M*32位，在指令字长、存储字长、机器字长相等的条件下，桁出f f l中 奇存器的位数。解:主机框图如P13图1.11所 不(1)STA M 指令:PCMAR,MAR-*MM,MM-MDR,MDR-IR,OP(IR)-CU,Ad(IR)一 MAR,ACC-MDR.MAR-MM,WR(2)ADD M 指令：PC-MAR,MAR-*MM.MMMDR,MDR-IR.OP(IR)-CU,Ad(IK)MAR,RD,MM-MDR.MDRX,ADI),ALUACC,ACC-MDR,WK 假设主存容*256M*32位，在指令字长、存储字长、机器字长相等的条件下，ACC、X、IRM DR寄存器均为32位
12、,PC和MAR寄存 器均为28位。V业技木廉料精心整MWORD义H卜徂u|编辑1 0.指令和数据都存于存储器中，计 机如何区分它们？解:w机区分桁令和数据介以下2种方通过小M的口寸问段来K分指令和数据.即/I:取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取 出的即为数据。通过地址来源区分，ih P C 5供存W中元地址的取出的足指令，巾指令地址码部分提供存储单元地址的取出的是操作数。WORD 义 H业技木资料格心披W卜徂u|编辑WORD 文 h卜编批第 2 章计算机的发展及应用1.通常汁W机的史新换代以什么力依W?答：122土要以组成HW机站木电路的元器件为依据，如电
13、子行、品体管、集成电路等。2.平例说明专用计算机和通用计W机的区别。答：按照HW机的效半、速度、价格和运行的经济性和实用性可以将计算机划分为通用计算机和专用计算机。通川计算机适应性强，删牲了效率、速度和经济性，而专川计猝机是最有效、最经济和最快的计算机，但适应性很差。例如个人电脑和计 器。3.什么姑冲尔定律？该定律足否永远牛.效？为什么？?：P23,否,P36（处技木资nw心mWORD 文 h第 3 章系统总线1.什 么w总 线？总线传输行何特点？为了减妗总线负哉.总线卜.的部件松具&什么特点？答：Ml.总线足一种能山多个部件分时儿9:的公凡仿息传送线路。总线传输的特点足：某一口寸刻只允许有一
14、个部件hd总 线 发 送 估 息，们多个部件i4以M 口寸从总线卜.接收相M的 估 息。为了减轻总线负找，总线上的部件应通过：态驱动缓冲电路与总线连通。2.总线如何分类？什么足系统总线？系统总线乂分力儿类，它们各介何作用，是 中 向 的，还是双向的，它们与机器字长、存储字长、存储中.元有何关系？答:按照连接部件的不同，总线可以分为片内总线、系统总线和通信总线。系统总线是建接CPU、主 存、！/()-部件之问的倍息传输线。系统总线按照传输佶息不同又分为地址线、数据线和控制线。地址线足中向的，其根数越衫，7址空间越大，即CPU能访问的存储单元的个数越多:数据线是双叫的，其根数与存储字长相同，是 机
15、 器7 K的W数 倍。3.常用的总线结构女几种?不同的总线结构对计1?机的性能存什么影响?平例说明。(处技木资n w心mWORD义H卜徂I I I编辑答:略。见P52-55。4.为什么要设钾总线判优控制?常见的集中式总线控制有儿种?各f j彳 可特点？哪种方式响应时间似快？哪种方式对电路故隙it敏感？答:总线判优控制解决多个部件同时申W T总线时的使用权分配问题；常见的免中式总线投制有三种:链式杏询、计数器定口寸查询、独立W求：特 点：链式在沏方艾连线简中.，W于扩允，对电路故障W敏感：计数器定口寸杏询处式优先级设W.较灵活，对 故 敏 感，连线及控制过程较M杂:独立请求方式速度最快，们硬件器
16、件lljft大，连 线 多，成木较岛。5.解 释 卜 列概念：总线宽度、总线带宽、总 线 川、总线的t设格（或卞校块）、总线的从设备（或从校块）、总线的传输周期和总线的通信控制。答:P46O总线宽通常指数据总线的根数：总线带宽：总线的数据传输率.指单位口寸M内总线卜.传输数W的位 数：总线W用：衍同一条佶兮线可以分时传输不同的借兮。总线的土没备（土投块）：指一次总线传输期问，拥介总线控制权技木资nw心格nWORD义H卜徂u|编辑的没&（投块）；总线的从设备（从模块：指一次总线传输期间,他 合主设备 兑成数据传输的设搭（校块），它只能被动接受卞设格发来的命令：总线的传输W期：指总线冗成一次完悟而
17、可识的传输所$时问；总线的通信控制:指总线传送过程中双方的口寸W配合方式。6.试比较同步通仿和好步通倍。答：同步通仿:衔由统一时钟控制的通信，控制方式简单，灵活性羌，当系统中各部件工作速度差异较人口寸，总线工作效率明W卜降。适合r速皮差别小大的场合。好步通佶：衍没心统一时钟控制的通佶，部件问采用应答方式进行联 系，控制方式较同步a杂，灵活性岛，2系统中各部件r.作速度斧异较人时，有利r捉商总线工作效率。7.调说明泞步通仿中w求与M答介哪几种互锁又系？答：见1 *61-62,W3.8 6。8.为什么说半M步通估同口寸保衍了同步通估和异步通估的特点？答：T 向少通佶既能像同步通佶那样山统一时钟控制
18、，又能像钎步通佶那样允昨传输时问不一致，冈此作效半介于两芥之问。技木资闪 心格nWORD义H卜徂川编辑9.分离人通讯介何特点，土要用于什么系统？行：分离式通讯的特点w:科校块欲占川总线使川权都必须提IH中请：(2)在得到总线使川权J5,主模块在先定的口寸间内向对力*传送仿息，采用同步方战传送，不再等待对方的M答 “役块在淮&数据的过程中都不自用总线，使总线时接受其它模块的请求：总线被占川口寸都/上做打效工作，或者通过它发送命令，或者通过它传送数据，不存在空W等待口寸间.充分利川了总线的占 用，从而实现了总线在多个主、从役块间进行(f t息交叉取竹并行传送。分离式通讯t要用P大型计算机系统。10
19、.为什么要没，W总线标袱？你知道R前流行的总线标MMj哪些？什么叫plug and play?哪些总线存这一特点？?:总线标准的设W t要解决小同)家外类校块化产品的兼矜问题：目前流行的总线标准介：ISA、EISA、PCI等：plug and play：即插即用，EISA PCI等具有此功能。11.砒一个H.有双叫传输功能的总线逻拊阁。答在总线的两端分别配W 了态N,就可以使总线J4介双向传输功能。(?处技木资心搭a o-r-ba4=-9 JWORD文h卜伐H编料a个:bb今a1 2.没数据总线上接俞A、Ik C、I)四个奇存器，要求选用合适的74系列芯片，完成下列逻 设计:(1)设计一个屯路
20、，在向一 口 寸M实现DA DB和D-*C寄存器M的传送：(2)没il 一个电路，实现下列操作：TO时刻完成I)-总 线：T1 口寸刻完成总线.八:T2 口寸刻完成A一总 线：T3时刻完成总线一 B。解：(1)山T打开三态门将D奇存器中的内容送至总线h u s,山cp脉冲同口寸将总线上的数据打入到A、B、C寄存器中。T和cp的 时M关系如图所示。WORD文h卜伐H编料cp脉图（2）三态门1受TO+T1控制,以确保TO时刻D总 线，以及T1时刻总线-接收门卜A。三态门2受T2+T3控 制，以确保T2时亥U A一总 线，以及T3 口寸刻总线一接收门2-B。T O、T l、T 2、T3波形图如图（2
21、）所示T I勺接收fjl|nn TLnriTLjnunI三谷n 卜W T I U收门2阁(2)13.什么是总线的数据传输率，它诫日寺W索卉关?答：总线数据代输率即总线带宽，指单位口寸问内总线卜.传输数据的位 数，通常用付秒传输倍息的卞节数来衡W。它与总线宽度和总线频牛又，总线宽度越宽，频牛越快，数据传输牛越A。14.没总线的时钟频牛为8MIIZ,一个 总 线M J期等于一个时钟周期。WORD文h卜技N编料如!I!一个总线周期中并行传送16位数据，试问总线的带宽站多少？解:由于:f=8MHz,T=l/f=l/8M秒，一个总线周期等于一个口寸钟周期所以:总线带宽=16/(1/M)=12Mbps15
22、.作一个32位的总线系统中，总线的时钟频率为66MH乙 假设总 线故短传输爆期为4个时钟蝴期，试U灯总线的姒大数据传输半。矜想捉W数据传输牛.，可采取什么措施？解：总线传输周期=4*I/66M秒总线的最大数据传输率=32/(4/66M)=528Mbps矜想捉A数据传输半.，可以捉A总线时钟频半、增大总线宽度或芥减少总线传输W期乜含的时钟周期个数。16.在异步申行传送系统中，字符格式为，1个起始位、8个数据位、1个校验位、2个终止位。矜双求站秒传送120个字符，试求传送的波特韦和比特半。解:一帧包含：1 +8+1+2=12位故波特率为：(1+8+1+2)*120=1440bps比特半为：B*12
23、()=960bps业技木资心怎(处技木资nw心 mWORD义H卜徂川编辑存储器1.解释概念:主存、辅存、Cache、KAM、SRAM、DRAM、ROM、PROM、EPROMsEEPROM、CDROM、Flash Memorye答:主存:卞存储器，用厂存放正在执行的程序和数据。CPU可以w接进行随机读4,访问速度较尚。辅什：辅助/储 器，用于介放2前朽不执行的程什和数据，以 及一些;Z?!永久保存的信息。Cache：?3速缓冲存储器，介P CPU和t存之M,川f解决CPU和t存之间速度不匹配问题。RAM：休随机存取存器，主要用作U W机中的土存。SRAM：态半导体随机存取存储器，DRAM:动态半
24、导体随机存取存储器。ROM：掩胶式半导体只读存储器。巾芯片制造商/K制造口寸4入内容，以后只能迪出而不能写入。PROM：可编程只读存储器，由用户根据满要确定写入内容，只一次。EPROM：紫外线擦编W只读存储器。满要修改内界口寸.现将K个部内矜擦除，然K；冉编W。榛除依识紫外线使浮动栅极卜的川荷泄蒋而实现。EKPROM：电擦 弓可编程只泌存储器。WORD文h卜技N编料CDROM：只读型光挞。Flash Memory：闪速存储器，或称快擦型存储器。2.计f t机中哪些部件 以川r 存储信息？按速度、替例和价格/位排序说明。答:计做机中奇#器、Cache、主存、硬盘可以用于存储仿息。按速度由高至低持
25、序为:寄存器、Cache 卞存、硬盘：按容量由小节大tt:序为:寄存器、Cache、主存、硬盘：按价格/位山。至低排什为：访存 器、Cache.土存、硬盘。3.存储器的层次结构t要体现作什么地/?力什么要分这叫居次？计钎机如何管理这些臣次？答：存f i f i器的层次结构主要体现在Cache-士Y r和土 1?-辅存这两个存储E 次 上。Cache-卞存尼次作存储系统L p t要对CPU访存起加速作川，即从粮体运行的效果分析，CPU访存速度加快，接近J-Cache的速度，而3 址空间和位价却接近于 士 丫 r。土存-辅次在存储系统中土要起扩容作用，即从程什（4的角度看，他所使用的存储器其容册和
26、位价接近f 辅 存，ifu速度接近F汾合上述两个叙）3次的作用，从镀个存储系统来石，就达到了速度快、容W大、位价低的优化效果。V业技木廉料精心整M（处技木资nw心mWORD义H卜徂u|编辑主存与CACIII-之问的倍息调度功能全部山硬件f t动完成.。而土介与辅什层次的调度F1前广泛采用虚拟存储技术实现，即将土存与铺存的一部分通过软硬结合的技术组成啪拟存储器.W序员Hj使川 这个比t存劣h宁W（物押.地址空叫）人得多的虚拟地址空M（逻食耳地址空间）编程，2程序运行时，再由软、硬件自动配合完成虚拟地址空问与土介实际物理空间的转换。因此，这两个S次上的调 度或铃换操作对rw序员来说都站透明的。4.
27、说明存取周期和存取时间的区别。解：存取M l期和存取时间的主要区别是：存取时问仪为完成一次找作的 时W,而存取周期小仅包介操作口寸问.还包介操作C线路的恢 复 口 寸间。即：#取周期:存取时问+恢f i 口 寸 间5.什么处存储器的带宽？号存储器的数据总线宽度为32位，存取周期为2 0 0 n s,则存储器的带宽是多少？解：器的带宽指中.位时间内从存储器进出仿息的W大数W:。存储器带宽=1/200ns X32位=160M位/秒=20MB/秒=5M宁/秒注 意：字长32位.不是16位。（注：lns=l（Ts）6.沾机字长为32位，其存储容W:足6 1 K B,按字编址它的7址范111技木资nw心
28、格nWORD义H 卜 彳 爰 编 辑足多少？矜土存以字节编址，试一出土存字地址和字节地址的分配W况。解：存储荷笊妃64KB时，按宁竹编址的4址范网就姑64K,如按字编址，其寻址范围为：64K/(32/8)=16K土存字地址和字节地址的分配M况：&I1H7.一个容W为16KX32位的怀储器.其地址线和数据线的总和足多 少?2选用下列不向规格的存W芯片时，要多少片？1KX4位，2KX8位.4KX4位，16KX1位，似8位，8KX8位 解：地址线和数据线的总和=14+32=46根：选择不同的芯片时，要的片数为：1KX4：(16KX32)/(1KX1)=16X8=128 M2KX8：(16KX32)/
29、(2KX8)=8X4=32)4KX4:(16KX32)/(4KX4)=4X8=32 片16KX1：(16KX32)/(16KX1)=1X32=324KX：(16KX32)/(4KX8)=4X4=16 片技木资nw心格nWORD 义 H业技木资心符卜徂川 编辑WORD义H 卜 彳 爰 编 辑KKX8：(16KX32)/(8KX8)=2X4=8 片8.试比较酢态RAM和动态RAM。答：略。(参看课件)9.什么叫刷新？为什么要刷新?说明刷新有几种方法。解：刷新：对DRAM定期进行的个部而:写过W:刷新原因：W电容册JWIfiPJI起的DRAM所存倍息的衰减需要及时补允，因此安排了定期刷新伙作：常用的
30、刷新方法有，种：巢中式、分散式、昇步式。集中式:在最大刷新间M 口寸间内，集中瓣一段口寸间进行刷新，存在CPU访存死时间。分败式：在母个涣/巧胸期之后M人一个刷新瑁期，无CPUW存 死时间。异步式：足您中式和分败式的折衷。10.W体存储器芯片的译码驱动方父介几种？解：W休作器芯片的译码驱动方穴介两种：线选和氓介法。线选法：地址译码信号只选中向一个字的所有位，结构简单，费器材：艰合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选中.元。这种方法通过行、列译码佶蜉的取合来选址，也称矩阵1码。可大大节器W用W,足lii常用的译码驱动方艾。技木资nw心格nWORD义H卜徂川编辑11.一个8KX
31、8位的动态RAM芯 片，其内部结构排列成256X256形 式.，存取周期力0 1 u s。试问采川策中刷新、分败刷新和异步刷新:种方人的刷新问隔 为多少？解.采用分败刷新方A刷新问隔为：2ms淇中刷新死时问为：256 X 0.1 M s=25.6 ps采川分散刷新方式刷新间隔为：256x（O.lns+XO.Ins）=51.2MS采用异步刷新方式刷新间隔为:2ms12.川出川1024X4位的存储芯片组成一个容S为64KX8位的存储 器逻铅框阳。境求将64K分成4个页而，好个页而分16组，指出几号兄多少片存储芯片。解:设采川SRAM芯 片，则:总片数=（64KX8位）/（1024X4位）=64X2
32、=128片 题怠分析：本题没U 的存器结构上分为总体、页而、31A级，因此 相时也应分（级同。符先应确定冷级的容贞曲特卅二总荷卅/贞面数=64KX8/4=16KX8位，4片16Kx8宁中联成64KX8位组容W=页而容W/氾 数=16KX8位/16=1KX8位，16片1KX8位字本耿成16Kx8位姐内片数二组容W/片容W=1KX8位/1KX4位=2片，两片1KX4位芯WORD文h卜 彳 爰 川 编 料片位并联成1KX8位存储器逻榭梢图：（略）。13.没介一个64Kx8位的IMM芯 片，试问该芯片KW多少个柚木中.元电路（简称存储基元）？欲设计一种具有上述问样多存储基元的芯片，要求对芯片卞K的选择
33、应满足地址线和数据线的总和为W小，试确定这种芯片的地址线和数妆:线，并说明介儿种解？。解.存储沾元总数=61108位=5121位=219位：思路：&H熨满足地址线和数据线总和W小，庖尽W把/储元安排在7叫，W为地址位数和7 数成2的秘的关系，J较好地川缩线数。没地址线根数为a,数据线根数为h,则片容W为：2Xh=2W；b=若 a=19,b=1,总和=19+1=20；a=18,b=2,0=18+2=20：a=17,b=4,总和=17+4=21；a=16,b=8,总和=16+8=24；由上可看出:芯片字数越少，芯片字长越长,引脚数越多。芯片字数减1、芯片位数均按2的邳交化。结 论：如果满记地址线和
34、数据线的总和为W小，这种芯片的引令业技木资tiw心格nWORD文h卜 彳 爰 川 编 料脚分配方案介两种：地址线=19根，数据线=1根；或地址线18根，数据线=2根。14.某8位微型机地址码为18位,若使川4KX4位的RAM芯片组成+块板结构的存fi?器，试 问：（1）该机所允许的M大主存空问足多少？（2）若每个校块板为32Kx8位，共谣儿个校块板？（3）每个模块板内共有几片RAM芯片？共宵多少片RAM?（5）CPU如何选择各模块板？解：（1）该机所允许的最大主存空问是：2】8 X 8位=256K X 8/=256KB 模块板总数=256KX8/32KX8=H块（3）板内片数=32KX8位/4
35、KX4位=8X2=16片（4）总片数 16片X 8=128片（5）CPU通过最高3位地址译码输出选择模板，次高3位地址i予码输出选择芯片。地址格A分配如下：芯片一（3位）I片内地W=n+k+D没校验位分别为c、c 2、C3,则汉明码Jt 4+3=7位，即：Clc2b4c3h3b2h1校验位在汉明码中分别处F第1、2、4位cl=b4 b3 blc2=b4 b2 blc3=b3 b2 bl当有效佶息为1100 口 寸，c3c2cl=110,汉明码为0111100.当有效信息为1101时，c3c2c 1=001.汉明码为1010101。当有效仿息为1110时，c3c2cl=000,汉明码为00101
36、1（）。当有效信息为1111 口 寸，c3c2c1=川,汉明码为IIIHIIo18.已知收到的汉明码（按配偶原则配J i!）为1100100 110011K 1100000 1100001,检查上述代码是否出错？WORD 义 H业技木资心符卜彼编辑WORD文h卜伐H编料第几位出错？解：假设接收到的汉明码为:ci（2 w ：r b：r H2*i）r纠错过程如卜：in=cr b4 bVP2=c2 b4 b2r brP3=c3 b3 b2 br如果收到的汉明码为1100100,Wl p3p2pl=011,说明代WYf错，第3位（b d）出错，有效彳占息为：1100如果收到的汉明码为1100111,则
37、P3P2Pl=111,说明代码错，第7位（bl1）出错，有效信息为:0110如果收到的汉明码为1100000,Wl p3p2pl=110,说明代码有错，弟6位（b2，）出错，疗效彳占息为：0010如果收到的汉明码为1100001，则p3P2Pl=0 0 1,说明代码病错，第1位（cP）出错，有效佶息为：000119.已经接收到F列汉明码,分别写出它们所对应的欲传送代码。11（）（）（）（）（）（按偶性配置（2）1100010（按偶性配置（3）1101001（按偶性（4）0011001（按奇性配抨）（5）IOOOOOO（按奇性配置（6）1110001（按奇性配 W）分业技木资nrt心格pe。10
38、00 评褂明衮斜城初 挂 卜3；辂纷，OOO=idZdSd 0=1o l=Cd 0=1 00 1=A(10=1 0 0 1=1(14001011 fcHKiXAUfiWA(J：)0 0 io()A贫.？明忍IM戎碑*0100010 斟 Hf 奴 T 班 U00=Td2dd0=0 0()=I0=0 I 0 l=Sd T=00 0 l=ld*oioooii(2)OOOT得边明新斜淞碑*0000111 AhAhL 挂 卜 Uio=id2dd 0=0 0 0=Cd 1 =000 1 =A(1 1 =0 00 l=l(l 4ooooo11 AfetSiWWPSWfl?(I)JU,04E3=Ed,_*AI
39、,E3=2d,141 J3=ll:fiMMM 驭邯 51lfl 28 Sfl 3=n+k+l,k=4,进行奇校验没校 验位为C 1C 2c3c4,汉明码为 C1C2B7C3B6B5B4C4B3B2B1,01=1 B7 B6B1 B3B1=1 I 0 I 1 1=102=1 B7 B5B4 B2B1=1 1 0l 0 1 =0C3=l B6 B5B4=1 0 0 1 =0C4=l B3 B2 BI=I 1 0 1=1故传送的汉明码为10100011101,号笫6位(B5)出错.即接收的W卞为 10100111101,则pi=icr B7f B6 B4 B3*B1=lelel0ll1=0P2=IC
40、2 B7 135BY lil=1 0 1 1 1 0P3=1C3TB5 B4T=1 0 0 1 1=1P4=1C4T B3 B2 Br=1110 1=0P4P3P2Pl=0110说明第6位出错，对第6位取反即完成纠错。21.为什么在汉明码纠错过程中，新的检测位P4P2Pl的状态即指出分业技木供nM心格nWORD文h卜伐H编料了编码中错误的信息位?答：汉明码M于分31命偶校验，MP2P1=()()。.说明接收方生成的校验位和收到的校验位相向，否则不问说明出错。山于分31时校验位 只参加.组奇偶校验，有效信息参加S少两组奇偶校验，若果校验位出W.P4P2P1的某一-位将为1,刚好对应位9 4、2、
41、1:苫果有效信息出错，将 引 起P4P2P1中至少两位为1,如B 1出 错，将 使P4P1均 为1,P2=0.P4P2PI=1O1.22.KM71cl6位，常规的存储空问为64K7彳手想+改川芫他商 速的存储芯 片，而使访存速度提到8倍，可采取什么措施?同W说明。解:若想不改用高速存储芯片，而使访存速度提高到8倍，可采取八体交义存取技术，8体交义访问口寸序如卜阁：M -I 1 1Z|r：Ju h-:4AIMv 1LJ：参攀 H-承体访ffw明-2 3.设CPU共有16根地址线,8根数据线，并川M/巧作为访问存储器或I/O的控制俏号(岛电平为访存，低电平为访I/O),W(低电 平有效)分业技木供
42、nM心格nWORD义H 卜 彳 爰 编 辑为写命令，RD（低电平有效）为读命令。设计一个容置为V业技木资tiw心粮时WORD文h卜伐H编料B4KB的采用低位交叉编址的8体并行结构器。现介下阳所示的3.L _ RAM _ 记 记存储粉芯片和1-1138译码器。-画出CPU和存储器芯片（芯片容h t自定）的接阁，并写出阁中每个存储芯片的地址范f f l （川十六进制数农示）。解：8体低位交义并行存储器的每个存储体荷带力64KB/8=8KB,W（H）7）用13 I?码器进行介冰休的选择。没II 如下：此应选择8KBRAM芯 片，芯片地址线12（A0-A12）,数裾线K根24.一 个4体低位交乂的存储
43、器，假设存储周期力T,CPU每隔1/4存取周期启动一个存储体，试问依次访问64个字谣多少个存取周期?解：4休低位交叉的存储器的总线传输W期为T,T=T/4.依次W问64个字所需口寸间为：t=T+(64-l)T=T+63T/4=16.75Tv业技木资nw心 被 25.什 么 足“程的局部性”？存储系统中哪一级采用了程访问的WWORD义H卜徂u|编辑部件拟现？答:程序运行的局部性原理指:在一小段口寸间内，最近被访问过的 程什和数据很可能再次被在空间上，这性被W问的程W和数 据往往集中在一小片存W区：在WM顺什上，指令顺什执行比转移执行的W能性人（人约5:1）o存储系统中Cache-中存戾次和卞存-
44、铺存烂次均采川了W序访问的W部性拟押.。26.汁 机中设置Cache的作用是什么?能否将Cache的容诚扩大，最后取代主存，为什么？答:计算机中设1W Cache的作用是解决CPU和卞存速度不匹配问题。不能将Cache的容K扩大取代主存，原因是：（1）Cache容R越人成本越难以满足人们追求低价格的要求：（2）如炎取消t存，当CPU访问Cache失败口寸，谣要将铺存的内界调入Cache冉巾CPU访问，造成CPU等待时间太长，损失更大。27.Cache做在CPU芯片内有什么好处?将指令Cache和数据Cache分开又有什么好处?答：Cache做在CPU芯片内土要介下而几个好处：（1）可提岛外部总
45、线的利用率。因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线。（2）Cache不Mfl外部总线就总味彳J外部总线可更多地支持WORD文h卜伐H编料I/O设备）乙存的估息代输，增强f系统的整体效率。（3）可提高存取速度。W为Cache U CPU之间的数据通路大大缩 短，故存取速度以捉W。将指令Cache和数据Cache分开介如下好处：1）可支持超前控制和流水线控制，存利丁-这类控制方式下指令预取操作的义成。2）指令Cache可用.其现，以捉以指令存取的可W性。3）数据Cache对不同数据类纲的支持更为灵沾，（例32位），也可支持浮点数据（如64位）。补 充：Cache结构改
46、进的第：个措施足分级实现，如二级缓行结构.即 在片内Cache（L1）和主存之间再设一个片外Cache（1.2）.片外级存既可以弥补片内缓存容量不够大的缺点，又可在主存与片内缓存W起到平滑速度异的作川，加速片内级存的调入调出速度。28.没主存容W为2561 字，Cache容W为2K字，块长为L（1）设汁Cache地址格式，Cache巾叫装入多少块数W?（2）在K接映射方式下.设计卞存地址格式。（3）在四路ailUBX映射方残下，没 小 土行地址格式。（4）在全相ffX映射方式下，没 八 土存地址格式。WORD文h卜 彳 爰 川 编 料（5）矜存储字长为32位，存储器按字节3-址，写出上述三种映
47、射方式下主存的地址格式。解：（1）Cache容卅为2K字,块长为4,Cache共有2K/4=2n/22=29=512 .Cache字地址9位，字块内地址为2位因此，Cache地址格式设什如下：Cache字块 地 址（9位）字块内地址（2位）（2）主存容量为256K字=2化 字，主存地址共18位，共分256K/4=2 fi 块，t存卞块标记为18-9-2=7位。直接映射方式卜 主存地址格式如卜t存字块标记（7Cache字坎地址（9字块内地址位）位）（2位）3）根据四路组相联的条件，一组内共有4块，得Cache共 分为主存字块标记为1-7-2=9位，主存地址格式没II如下:512/4=128=27
48、 组，土存字块标id（9位 组地址（7位）字块内地址（2位）（4）在全+11朕映射方式下，主存字块标记为1 “2=16位，其地分业技木资nrt心格pe址格式如下:WORD文h卜 彳 爰 川 编 料分业技木资nrt心格peWORD文h卜伐H编料十:存7块 标 记（16位）字块内地址（2位）（5）若存储字K;为32位，存储器按字节寻址,W J主存容最为256K*32/4=22IB,Cache 容 ft 为 21Cache容景16KB=2B,地址共格式为14位，分为16KB/(4*32/8B)=2i。块，每块 4*32/8=16B=24B,Cache 地址格式为：Cache 7块 地 址（10位）字
49、块内地址(4位)卞存容最，2邱,地址共格式为20位，分为IMB/(4*32/8B)=26块，如块2川，采用fi接映射方戎，土存字块标kl为20-11 =6位，土存地址格式为：土存字块标kl(6Cache字块地址(10字块内地址位)位(4位)主存地址为ABCDEH=1010 1011 110()1101 1110B,主存字块标 记为101010,Cache字块地址为11 1100 1101，字块内地址为1110,故该卞存单元应映射到Cache的101010块的第1110字节.即第42块第14字节位置。或者在Cache的第11 11()0 11011110=3CDEH字节位置。32.设某机主存容最
50、为4MB,Cache容最为1 6 K B,每字块有8个字.每字32位，设计一个四路组相联映射(即Cache扭组内共有4个字块)的 Cachoai 织。分业技木资nrt心格peWORD文h卜伐H编料（1）iwilP.t存地址/?段中各段的位数。（2）设Cache的初态为空,CPU依次从主存第0,1,2,，89分业技木资nrt心格peWORD文h卜 彳 爰 川 编 料y中元澳出9（）个 字（主存一次澳出一个字），井取w按此次#读8次，问命中率是多少？（3）苻Cache的速度站t存的6倍.试问有Cache和无Cache相比，速皮约极W多少倍？解：1）根据秒字块介K个 字，好字32位（4字节），出主存