《RAM存储器.docx》由会员分享，可在线阅读，更多相关《RAM存储器.docx（7页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、RAM存储器（双击自动滚屏）1. RAM的静态存储单元静态存储单元是在静态触发器的基础上附加门控管而构成的。因此，它是触发器的自保功 能存储数据的。图是用六只N沟道增强型M 0 S管组成的静态存储单元。其中的T 1T 4组成基 本RS触发器，用于记忆1位二值代码。T 3和T 4是门控管，作模拟开关使用，以控制触发器的Q、 和位线Bj、之间的联系。T5、T 6的开关状态由字线Xi的状态决定。Xi=lT5、T6导通，触发器的Q和 端与位线Bj、 接通；乂1=0时丁5、T6截止，触发器 与位线之间的联系被切断。T7、T 8是每一列存储单元公用的两个门控管，用于和读/写缓冲 放大器之间的连接。T 7.
2、 T 8的开关状态由列地址译码器的输出Yj来控制，Yj=l时导通, Yj=O时截止。为读写控匍电路R/WI/O图7. 3. 3六管NMOS静态存储单元存储单元所在的一行和所在的一列同时被选中以后，Xi= 1、Yj= 1 , T 5、 T 6、T7、T 8均处于导通状态。Q和 与Bj和 接通。如果这时 =0、=1,则读/写缓冲放大器的Ai接通、A2和A3截止，Q端的状态经Ai送到I /。端，实现数据读出。若此时 =0、单元中。=0 ,则Ai截止、A 2和A 3导通，加到I / 0端的数据被写入存储2. S RAM的结构和工作原理S RAM电路通常由存储矩阵、地址译码器和读/写控制电路（也叫输入/
3、输 出电路）三部分组成，如图所示存储矩降地址译码器读写控制电路行地址译码器I !Ai+1An-l图7.3.1 SRAM的机构框图存储矩阵由许多存储单元排列而成，每个存储单元能存储1位二值数据 （1或0）,在译码器和读/写电路的控制下，既可以写如1或0,又可以将 存储的数据读出。地址译码器一般都分成行地址译码器和列地址译码器两部分。行地址译 码器将输入地址代码的若干位译成某一条字线的输出高、低电平信号，从存储 矩阵中选中一行存储单元；列地址译码器将输入地址译码器将输入地址代码的 其余几位译成某一根输出线上的高、低电平信号，从字线选中的一行存储单元 中再选1位（或儿位），使这些被选中的单元经读/写
4、控制电路与输入/输出 端接通，以便对这些单元进行读、写操作。读/写控制电路用于对电路的工作状态进行控制。当读/写控制信号=1时，执行读操作，将存储单元里的数据送到输入/输出端上。当Qy=o时,执行写操作，加到输入/输出端上的数据被写入存储单元中。图中的双向箭头表示一组可双向传输数据的导线，它所包含的导线数目等于并 行输入/输出数据的位数。多数R A M集成电路是用一根读/写控制线控制读/写操作的，但也有少数的RAM集成电路是用两个输入端分别进行读和写控 制的。在读/写控制电路上都另设有片选输入端。当 =0时R A M为正常工作状态；=1时所有的输入/输出端均为高阻态，不能对R AM进行读/写操
5、作。图7.3.2 1024*4位RAM (2114)的结构框图图7. 3. 2是一个1 0 2 4 *4位RAM的实例2 1 1 4的结构框图。 其中4 0 9 6个存储单元排列成6 4行*6 4列的矩阵。1。位输入地址代码分 成两组译码。 A 3A 6 6位地址码加到行地址译码器上，用它的输出信 号从6 4行存储单元中选出指定的一行。另外4位地址码加到地址译码器上, 利用它的输出信号再从已选中的一行里挑出要进行读/写的4个存储单元。I / 0 1I / 0 4既是数据输入端又是数据输出端。读/写操作在和 信号的控制下进行。当 =0 ,且=1时，读/写控制电路工作在读出状态。这时由地址译码器选
6、中的4个存储单元中的数据北送到I / 0 1 - I / 0 4 o当 =0 ,且 =0时，执行写入操作。这时读/写控制电路工作 在写入工作状态，加到I / 0 1I / 0 4输入端的输入数据便被写入指定的 4个存储单元中去。2 1 1 4采用高速NMOS工艺制作，使用单一的+5 V电源，全部输入 /输出逻辑电平均与TTL电路兼容，完成一次读或写操作的时间为1 0 02 0 0 So若令 =1 ,则所有的I /。端均处于禁止态，将存储器内部电路与外 部连线隔离。因此，可以直接把I / o 1I / 0 4与系统总线相连，或将多 片2114的输入/输出并联运用。例 1 试用四位 2 1 1 4
7、 ( 1 0 2 4 *4 位)构成 2 048*8 ( 2 K) RAM2114处于高阻Ai=O 时，只能对（1 ）、（2）211 4 读写，而（3）、（ 4 ） 状态。A 1时，与之相反，这是一个2 K字节（2048*8） RAM。例2 用一片2 5 6 * 8位的R A M产生如下一组组合逻辑函数解 256*8 位 RAM(256=)有8根地址线A 7-A 0和8根数据线D 7D 0利用四变量卡诺图得由于这是一组四变量的逻辑函数,所以只需要用8根地址线中的4根作变量A B C D的输 入线，2 5 6个单元（字节）只需用其中的1 6个存储数据，8根数据线D 7D 0中用6根作 为Y 1 Y 6的输出其余2根容量（如下图所示）只要在其地址为0 0 0 0 1 1 1 I十六单元中存入如下数据=1时，在D 7 D 2六根数据线便能得Y 1 -Y 6 6个逻辑函数。