2015年数字密码器的设计VHDL语言.pdf

《2015年数字密码器的设计VHDL语言.pdf》由会员分享，可在线阅读，更多相关《2015年数字密码器的设计VHDL语言.pdf（44页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、数 室 也 路 课 程 设 计-VHDL语 言 设 计 班 级：_姓 名：_学 号：_指 导 老 师：基 于 VHDL的 数 字 密 码 器 的 设 计【摘 要】本 论 文 介 绍 了 一 种 利 用 EDA技 术 和 VHDL语 言，通 过 自 顶 向 下 的 设 计 方 法 对 数 字 密 码 器 进 行 设 计，并 在 FPG A芯 片 EPF10K10LC84-4上 实 现。用 F P G A器 件 构 造 系 统，所 有 算 法 完 全 由 硬 件 电 路 来 实 现，使 得 系 统 的 工 作 可 靠 性 大 为 提 高。由 于 F P G A具 有 ISP（在 系 统 可 编 程

2、）功 能，当 设 计 需 要 更 改 时，只 需 更 改 F P G A中 的 控 制 和 接 口 电 路，利 用 E D A工 具 将 更 新 后 的 设 计 下 载 到 FPGA中 即 可，无 需 更 改 外 部 电 路 的 设 计，大 大 提 高 了 设 计 的 效 率。因 此，采 用 F P G A开 发 的 数 字 系 统，不 仅 具 有 很 高 的 工 作 可 靠 性，其 升 级 与 改 进 也 极 其 方 便。本 文 设 计 的 密 码 器 采 用 6位 密 码，比 一 般 的 四 位 密 码 锁 具 有 更 高 的 安 全 可 靠 性，应 用 前 景 十 分 良 好。【关 键

3、词】数 字 密 码 器 EDA V H D L自 顶 向 下 FPGA目 录 摘 要.21 EDA技 术 概 述.51.1 现 代 电 子 设 计 方 法 一 EDA技 术.51.1.1 EDA技 术 的 发 展 历 程.51.1.2 EDA技 术 的 基 本 特 征.51.1.3 EDA技 术 的 发 展 趋 势.61.2 硬 件 描 述 语 言(VHDL)简 介.51.2.1 VHDL的 产 生 与 发 展.71.2.2 VHDL的 基 本 特 征.71.2.3 VHDL的 设 计 流 程.61.3 可 编 程 逻 辑 器 件(PLD)简 介.71.3.1 PLD的 发 展 历 程.71.

4、3.2 FPGA/CPLD 简 介.81.3.3 用 FPGA/CPLD进 行 开 发 的 优 点.82 数 字 密 码 器 的 VHDL设 计.102.1 数 字 密 码 器 的 总 体 方 案 设 计.102.1.1 数 字 密 码 器 的 功 能 描 述.102.1.2数 字 密 码 器 的 内 部 结 构 及 模 块 划 分.112.1.3数 字 密 码 器 的 工 作 过 程.122.2数 字 密 码 器 的 顶 层 设 计.122.2.1 顶 层 模 块 的 输 入 输 出.122.2.1模 块 描 述.132.2.2 VHDL 设 计.132.3 数 字 密 码 器 的 底 层

5、设 计.132.3.1 分 频 模 块.132.3.2消 抖 同 步 模 块.142.3.3使 能 电 路 模 块.152.3.4密 码 预 置 输 出 模 块.162.3.5编 码 模 块.162.3.6比 较 模 块.172.3.7计 数 器 选 择 模 块.172.3.8数 码 管 显 示 译 码 模 块.182.3.9数 码 管 扫 描 模 块.182.3.1 0 指 示 电 路 模 块.192.3.1 1 误 码 模 块.202.3.12控 制 器 模 块.203 数 字 密 码 器 的 VHDL程 序 的 编 译、综 合、仿 真、验 证.233.1 编 译、综 合.233.2模 块

6、 仿 真.233.2.1顶 层 模 块 仿 真.233.2.2编 码 模 块 仿 真.243.3 FPGA 验 证.254 结 束 语.25致 谢 辞.25参 考 文 献.25附 录 程 序 清 单.261 EDA技 术 概 述 电 子 技 术 的 发 展，特 别 是 专 用 集 成 电 路(ASIC)设 计 技 术 的 日 趋 进 步 和 完 善，推 动 了 数 字 系 统 的 迅 猛 发 展。传 统 的“固 定 功 能 集 成 块+连 线”的 设 计 方 法 已 不 能 满 足 实 际 需 求，根 据 系 统 功 能 要 求 利 用 现 代 电 子 设 计 方 法 一 EDA技 术，采 用

7、 自 上 而 下 的 设 计 方 式，设 计 出 速 度 快、体 积 小、重 量 轻、功 耗 低 的 集 成 电 路 已 成 为 必 然 趋 势。1.1 现 代 电 子 设 计 方 法 一 EDA技 术 EDA(Electronic Design Automation)即 电 子 设 计 自 动 化，它 的 定 义 是 指 利 用 计 算 机 来 完 成 电 子 系 统 的 设 计。EDA技 术 就 是 指 以 计 算 机 为 工 作 平 台、以 EDA软 件 工 具 为 开 发 环 境、以 硬 件 描 述 语 言 为 设 计 语 言、以 可 编 程 逻 辑 器 件 为 实 验 载 体、以 A

8、SI。和 SoC为 设 计 目 标、以 电 子 系 统 设 计 为 应 用 方 向 的 电 子 产 品 自 动 化 设 计 过 程。在 现 代 电 子 设 计 技 术 领 域 中，EDA技 术 已 成 为 主 要 的 设 计 手 段。采 用 EDA技 术 可 以 缩 短 电 系 统 设 计 的 开 发 周 期，极 大 地 提 高 了 工 作 效 率。1.1.1 EDA技 术 的 发 展 历 程 EDA技 术 不 是 某 一 学 科 的 分 支，或 某 种 新 的 技 能 技 术，应 该 是 一 门 综 合 性 学 科。它 融 合 多 学 科 于 一 体，打 破 了 软 件 和 硬 件 间 的

9、壁 垒，使 计 算 机 的 软 件 技 术 与 硬 件 实 现、设 计 效 率 和 产 品 性 能 合 二 为 一，它 代 表 了 电 子 设 计 技 术 和 应 用 技 术 的 发 展 方 向。就 过 去 近 30年 的 电 子 技 术 的 发 展 历 程，可 大 致 将 EDA技 术 的 发 展 分 为 三 个 阶 段。第 一 阶 段 20世 纪 70年 代，集 成 电 路 制 作 方 面，M0S工 艺 已 得 到 广 泛 的 应 用。可 编 程 逻 辑 技 术 及 其 器 件 已 经 问 世，计 算 机 作 为 种 运 算 工 具 已 在 科 研 领 域 得 到 广 泛 的 应 用。而

10、在 后 期，CAD的 概 念 已 见 雏 形。这 一 阶 段 人 们 开 始 利 用 计 算 机 取 代 手 工 劳 动，辅 助 进 行 集 成 电 路 版 图 编 辑、PCB布 局 布 线 等 工 作。第 二 阶 段 20世 纪 80年 代，集 成 电 路 设 计 进 入 了 CMOS(互 补 场 效 应 管)时 代。复 杂 可 编 程 逻 辑 器 件 已 进 入 商 业 应 用，相 应 的 辅 助 设 计 软 件 也 已 投 入 使 用，而 在 80年 代 末，出 现 了 FPGA,CAE和 CAD技 术 的 应 用 更 为 广 泛，它 们 在 PCB设 计 方 面 的 原 理 图 输 入

11、、自 动 布 局 布 线 及 PCB分 析，以 及 逻 辑 设 计、逻 辑 仿 真、布 尔 方 程 综 合 和 化 简 等 方 面 担 任 了 重 要 的 角 色，特 别 是 各 种 硬 件 描 述 语 言 的 出 现、应 用 和 标 准 化 方 面 的 重 大 进 步，为 电 子 设 计 自 动 化 必 须 解 决 的 电 路 建 模、标 准 文 档 及 仿 真 测 试 奠 定 了 基 础。第 三 阶 段 进 入 20世 纪 90年 代,随 着 硬 件 描 述 语 言 的 标 准 化 得 到 进 一 步 的 确 立,计 算 机 辅 助 工 程、辅 助 分 析 和 辅 助 设 计 在 电 子

12、技 术 领 域 获 得 更 加 广 泛 的 应 用，与 此 同 时 电 子 技 术 在 通 信、计 算 机 及 家 电 产 品 生 产 中 的 市 场 需 求 和 技 术 需 求，极 大 地 推 动 了 全 新 的 电 子 设 计 自 动 化 技 术 的 应 用 和 发 展。特 别 是 集 成 电 路 设 计 工 艺 步 入 了 超 深 亚 微 米 阶 段，百 万 门 以 上 的 大 规 模 ASIC设 计 技 术 的 应 用，促 进 了 EDA技 术 的 形 成。更 为 重 要 的 是 各 EDA公 司 致 力 于 兼 容 各 种 硬 件 实 现 方 案 和 支 持 标 准 硬 件 描 述

13、语 言 的 EDA工 具 软 件 的 研 究，都 有 效 地 将 EDA技 术 推 向 成 熟。1.1.2 EDA技 术 的 基 本 特 征 EDA代 表 了 当 今 电 子 设 计 技 术 的 最 新 发 展 方 向，它 的 基 本 特 征 是：设 计 人 员 按 照“自 顶 向 下”的 设 计 方 法，对 整 个 系 统 进 行 方 案 设 计 和 功 能 划 分，系 统 的 关 键 电 路 用 一 片 或 几 片 专 用 集 成 电 路(ASIC)实 现，然 后 采 用 硬 件 描 述 语 言(IIDL)完 成 系 统 行 为 级 设 计，最 后 通 过 综 合 器 和 适 配 器 生

14、成 最 终 的 目 标 器 件，这 样 的 设 计 方 法 被 称 为 高 层 次 的 电 子 设 计 方 法。下 面 介 绍 与 EDA基 本 特 征 有 关 的 几 个 概 念。1、自 顶 向 下”的 设 计 方 法“自 顶 向 下”的 设 计 方 法 首 先 从 系 统 级 设 计 入 手，在 顶 层 进 行 功 能 方 框 图 的 划 分 和 结 构 设 计；在 方 框 图 级 进 行 仿 真、纠 错，并 用 硬 件 描 述 语 言 对 高 层 次 的 系 统 行 为 进 行 描 述；在 功 能 级 进 行 验 证，然 后 用 逻 辑 综 合 优 化 工 具 生 成 具 体 的 门 级

15、 逻 辑 电 路 的 网 表，其 对 应 的 物 理 实 现 级 可 以 是 印 刷 电 路 板 或 专 用 集 成 电 路。Top-down”设 计 方 法 有 利 于 在 早 期 发 现 结 构 设 计 中 的 错 误，提 高 设 计 的 一 次 成 功 率，因 而 在 现 代 EDA系 统 中 被 广 泛 采 用。2、硬 件 描 述 语 言(HDL)用 硬 件 描 述 语 言 进 行 电 路 与 系 统 的 设 计 是 当 前 EDA技 术 的 一 个 重 要 特 征。与 传 统 的 原 理 图 输 入 设 计 方 法 相 比 较，硬 件 描 述 语 言 更 适 合 于 规 模 日 益

16、增 大 的 电 子 系 统，它 还 是 进 行 逻 辑 综 合 优 化 的 重 要 工 具。硬 件 描 述 语 言 使 得 设 计 者 在 比 较 抽 象 的 层 次 上 描 述 设 计 的 结 构 和 内 部 特 征。它 的 突 出 优 点 是：语 言 的 公 开 可 利 用 性；设 计 与 工 艺 的 无 关 性；宽 范 围 的 描 述 能 力：便 于 组 织 大 规 模 系 统 的 设 计：便 于 设 计 的 复 用 和 继 承 等。目 前 最 常 用 的 硬 件 描 述 语 言 有 VHDL和 Verilog-HDL,它 们 都 已 经 成 为 IEEE标 准。3、逻 辑 综 合 优

17、化 逻 辑 综 合 功 能 将 高 层 次 的 系 统 行 为 设 计 自 动 翻 译 成 门 级 逻 辑 的 电 路 描 述，做 到 了 设 计 与 工 艺 的 独 立。优 化 则 是 对 于 上 述 综 合 生 成 的 电 路 网 表，根 据 布 尔 方 程 功 能 等 效 的 原 则，用 更 小 更 快 的 综 合 结 果 替 代 一 些 复 杂 的 逻 辑 电 路 单 元，根 据 指 定 的 目 标 库 映 射 成 新 的 网 表。4、开 放 性 和 标 准 化 框 架 是 一 种 软 件 平 台 结 构，它 为 EDA工 具 提 供 了 操 作 环 境。框 架 的 关 键 在 于 提

18、 供 与 硬 件 平 台 无 关 的 图 形 用 户 界 面 以 及 工 具 之 间 的 通 信、设 计 数 据 和 设 计 流 程 的 管 理 等，此 外 还 应 包 括 各 种 与 数 据 库 相 关 的 服 务 项 目。任 何 一 个 EDA系 统 只 要 建 立 了 一 个 符 合 标 准 的 开 放 式 框 架 结 构，就 可 以 接 纳 其 他 厂 商 的 EDA工 具 一 起 进 行 设 计 工 作。这 样，框 架 作 为 一 套 使 用 和 配 置 EDA软 件 包 的 规 范，就 可 以 实 现 各 种 EDA工 具 间 的 优 化 组 合，并 集 成 在 一 个 易 于 管

19、 理 的 统 的 环 境 之 下，实 现 资 源 共 享。5、ASIC设 计 现 代 电 子 产 品 的 复 杂 度 日 益 提 高，一 个 电 子 系 统 可 能 由 数 万 个 中 小 规 模 集 成 电 路 构 成，这 就 带 来 了 体 积 大、功 耗 大、可 靠 性 差 的 问 题。解 决 这 一 问 题 的 有 效 方 法 就 是 采 用 ASIC芯 片 进 行 设 计。ASIC按 照 设 计 方 法 的 不 同 可 分 为 全 定 制 ASIC、半 定 制 ASC和 可 编 程 ASIC(也 称 为 可 编 程 逻 辑 器 件)。设 计 全 定 制 ASIC芯 片 时，设 计 师

20、 要 定 义 芯 片 上 所 有 晶 体 管 的 几 何 图 形 和 工 艺 规 则，最 后 将 设 计 结 果 交 由 m 厂 家 去 进 行 格 模 制 造，做 出 产 品。这 种 设 计 方 法 的 优 点 是 芯 片 可 以 获 得 最 优 的 性 能，即 面 积 利 用 率 高、速 度 快、功 耗 低，而 缺 点 是 开 发 周 期 长，费 用 高，只 适 合 大 批 量 产 品 开 发。半 定 制 ASIC芯 片 的 版 图 设 计 方 法 分 为 门 阵 列 设 计 法 和 标 准 单 元 设 计 法，这 两 种 方 法 都 是 约 束 性 的 设 计 方 法，其 主 要 目 的

21、 就 是 简 化 设 计，以 牺 牲 芯 片 性 能 为 代 价 来 缩 短 开 发 时 间。可 编 程 逻 辑 芯 片 与 上 述 掩 模 ASIC的 不 同 之 处 在 于：设 计 人 员 完 成 版 图 设 计 后，在 实 验 室 内 就 可 以 烧 制 出 自 己 的 芯 片，无 须 IC厂 家 的 参 与，大 大 缩 短 了 开 发 周 期。可 编 程 逻 辑 器 件 自 70年 代 以 来，经 历 了 PAL、GAL、CPLD.FPGA几 个 发 展 阶 段，其 中 CPLD/FPGA高 密 度 可 编 程 逻 辑 器 件，目 前 集 成 度 已 高 达 200万 门/片、它 将

22、格 模 ASC集 成 度 高 的 优 点 和 可 编 程 逻 辑 器 件 设 计 生 产 方 便 的 特 点 结 合 在 一 起，特 别 适 合 于 样 品 研 制 或 小 批 量 产 品 开 发，使 产 品 能 以 最 快 的 速 度 上 市，而 当 市 场 扩 大 时，它 可 以 很 容 易 地 转 山 掩 模 ASIC实 现，因 此 开 发 风 险 也 大 为 降 低。上 述 ASIC芯 片，尤 其 是 CPLD/FPGA器 件，已 成 为 现 代 高 层 次 电 子 设 计 方 法 的 实 现 载 体。1.1.3 EDA技 术 的 发 展 趋 势 随 着 大 规 模 集 成 电 路 技

23、 术 和 计 算 机 技 术 的 不 断 发 展，在 涉 及 工 业 自 动 化、计 算 机 应 用、仪 器 仪 表 等 领 域 的 电 子 系 统 设 计 工 作 中，EDA技 术 的 含 量 正 以 惊 人 的 速 度 上 升，电 子 类 的 高 新 技 术 项 目 的 开 发 也 日 益 依 赖 于 EDA技 术 的 应 用。即 使 是 普 通 的 电 子 产 品 的 开 发，EDA技 术 常 常 使 一 些 原 来 的 技 术 瓶 颈 得 以 轻 松 突 破，从 而 使 产 品 的 开 发 周 期 大 为 缩 短、性 能 价 格 比 大 幅 度 提 高。所 以 EDA技 术 将 成 为

24、 电 子 设 计 领 域 中 的 极 其 重 要 的 组 成 部 分。电 子 设 计 专 家 认 为，单 片 机 时 代 己 经 结 束，未 来 将 是 EDA的 时 代。随 着 微 电 子 技 术 的 飞 速 进 步，电 子 学 进 入 了 一 个 崭 新 的 时 代。其 特 征 是 电 子 技 术 的 应 用 以 空 前 规 模 和 速 度 渗 透 到 各 行 各 业。各 行 业 对 自 己 专 用 集 成 电 路(ASIC)的 设 计 要 求 H 趋 迫 切，可 编 程 器 件 的 广 泛 应 用，为 各 行 业 的 电 子 系 统 设 计 工 程 师 自 行 开 发 本 行 业 专 用

25、 的 ASIC提 供 了 技 术 和 物 质 条 件。与 单 片 机 系 统 开 发 相 比，利 用 EDA技 术 对 FPGA/CPLD的 开 发，通 常 是 一 种 借 助 于 软 件 的 纯 硬 件 开 发，可 以 通 过 这 种 途 径 进 行 专 用 ASIC开 发，而 最 终 的 ASIC芯 片，可 以 是 FPGA/CPLD,也 可 以 是 专 制 的 门 阵 列 掩 模 芯 片，FPGA/CPLD起 到 了 硬 件 仿 真 ASIC芯 片 的 作 用。1.2 硬 件 描 述 语 言(VHDL)简 介EDA技 术 的 设 计 语 言 是 硬 件 描 述 语 言 HDL,它 采 用

26、 软 件 编 程 的 方 式 来 描 述 电 子 系 统 的 逻 辑 功 能、电 路 结 构 和 连 接 方 式 等。利 用 这 种 语 言，数 字 电 路 系 统 的 设 计 可 以 从 上 层 到 下 层（从 抽 象 到 具 体）逐 层 描 述 自 己 的 设 计 思 想，用 一 系 列 分 层 次 的 模 块 来 表 示 极 其 复 杂 的 数 字 系 统。然 后，利 用 电 子 设 计 自 动 化（EDA）工 具，逐 层 进 行 仿 真 验 证，再 把 其 中 需 要 变 为 实 际 电 路 的 模 块 组 合，经 过 自 动 综 合 工 具 转 换 到 门 级 电 路 网 表。接 下

27、 去，再 用 专 用 集 成 电 路 ASIC或 现 场 可 编 程 门 阵 列 FPGA自 动 布 局 布 线 工 具，把 网 表 转 换 为 要 实 现 的 具 体 电 路 布 线 结 构。1.2.1 VHDL的 产 生 与 发 展 美 国 于 1981年 提 出 了 一 种 新 的、标 准 化 的 HDL,称 之 为 VHSICCVery High Speed Integrated Circuit）Hardware Description Language,简 称 VHDL。这 是 一 种 用 形 式 化 方 法 来 描 述 数 字 电 路 和 设 计 数 字 逻 辑 系 统 的 语 言

28、。设 计 者 可 以 利 用 这 种 语 言 来 描 述 自 己 的 设 计 思 想,然 后 利 用 电 子 设 计 自 动 化 工 具 进 行 仿 真,再 自 动 综 合 到 门 级 电 路，最 后 用 PLD实 现 其 功 能。1987年 底，VHDL被 IEEE和 美 国 国 防 部 确 认 为 标 准 硬 件 描 述 语 言。自 IEEE公 布 了 VHDL的 标 准 版 本，IEEET076（简 称 87版）之 后，各 EDA公 司 相 继 推 出 了 自 己 的 VHDL设 计 环 境，或 宣 布 自 己 的 设 计 工 具 可 以 和 VHDL接 口。此 后 VHDL在 电 子

29、设 计 领 域 得 到 了 广 泛 的 接 受，并 逐 步 取 代 了 原 有 的 非 标 准 的 硬 件 描 述 语 言。1993年，IEEE对 VHDL进 行 了 修 订，从 更 高 的 抽 象 层 次 和 系 统 描 述 能 力 上 扩 展 VHDL的 内 容，公 布 了 新 版 本 的 VHDL,即 IEEE标 准 的 1076-1993版 本,（简 称 93版）。现 在，VHDL和 Verilog作 为 IEEE的 工 业 标 准 硬 件 描 述 语 言，又 得 到 众 多 EDA公 司 的 支 持，在 电 子 工 程 领 域，已 成 为 事 实 上 的 通 用 硬 件 描 述 语

30、言。有 专 家 认 为，在 新 的 世 纪 中，VHDL和 Verilog语 言 将 承 担 起 大 部 分 的 数 字 系 统 设 计 任 务。1.2.2 VHDL的 基 本 特 征 与 其 它 的 硬 件 描 述 语 言 相 比，VI1DL具 有 更 强 的 行 为 描 述 能 力，能 够 避 开 具 体 的 器 件 结 构，从 行 为 功 能 上 对 数 字 电 路 系 统 设 计 进 行 描 述。VHDL具 有 如 下 的 基 本 特 征：1、设 计 功 能 强、方 法 灵 活、支 持 广 泛。VHDL语 言 可 以 支 持 自 上 而 下 的 设 计 方 法，它 具 有 功 能 强

31、大 的 语 言 结 构，可 用 简 洁 明 确 的 代 码 描 述 来 进 行 复 杂 控 制 逻 辑 的 设 计，可 硕 士 学 位 论 文 绪 论 以 支 持 同 步 电 路、异 步 电 路、以 及 其 他 随 机 电 路 的 设 计。其 范 围 之 广 是 其 他 HDL语 言 所 不 能 比 拟 的。此 外，V1IDL语 言 可 以 自 定 义 数 据 类 型，这 也 给 编 程 人 员 带 来 了 较 大 的 自 由 和 方 便。2、系 统 硬 件 描 述 能 力 强。VHDL语 言 具 有 多 层 次 的 设 计 描 述 功 能，可 以 从 系 统 的 数 字 模 型 直 到 门

32、级 电 路，支 持 设 计 库 和 可 重 复 使 用 的 元 件 生 成，它 支 持 阶 层 设 计 且 提 供 模 块 设 计 的 创 建。VHDL语 言 能 进 行 系 统 级 的 硬 件 描 述 是 它 的 一 个 最 突 出 的 优 点。3、可 以 进 行 与 工 艺 无 关 编 程。VHDL语 言 设 计 系 统 硬 件 时，没 有 嵌 入 描 述 与 工 艺 相 关 的 信 息，不 会 因 为 工 艺 变 化 而 使 描 述 过 时。与 工 艺 技 术 有 关 的 参 数 可 通 过 VHDL提 高 的 类 属 加 以 描 述，工 艺 改 变 时，只 需 修 改 相 应 程 序

33、中 的 类 属 参 数 即 可。4、VHDL语 言 标 准、规 范，易 于 共 享 和 复 用。VHDL既 是 IEEE承 认 的 标 准，故 VHDL的 描 述 可 以 被 不 同 的 EDA设 计 工 具 所 支 持。从 一 个 仿 真 工 具 移 植 到 另 一 个 仿 真 工 具，从 一 个 综 合 工 具 移 植 到 另 一 个 综 合 工 具，从 一 个 工 作 平 台 移 植 到 另 一 个 工 作 平 台 去 执 行。这 意 味 着 同 一 个 VHDL设 计 描 述 可 以 在 不 同 的 设 计 项 目 中 采 用，方 便 了 设 计 成 果 的 设 计 和 交 流。另 外

34、，VHDL语 言 的 语 法 比 较 规 范，从 而 其 可 读 性 比 较 好，给 阅 读 和 使 用 都 带 来 了 极 大 的 好 处。5、方 便 向 ASIC移 植。VHDL语 言 的 效 率 之 一、就 是 如 果 设 计 是 被 综 合 到 一 个 CPLD或 FPGA,则 可 以 设 计 的 产 品 以 最 快 速 度 上 市。当 产 品 的 产 量 达 到 相 当 的 数 量 时，采 用 VHDL进 行 的 设 计 可 以 很 容 易 转 成 用 专 用 集 成 电 路 来 实 现，仅 仅 需 要 更 换 不 同 的 库 重 新 进 行 综 合。由 于 VHDL是 一 个 成

35、熟 的 定 义 型 语 言，可 以 确 保 ASIC厂 商 交 付 优 良 品 质 的 器 件 产 品。此 外，由 于 工 艺 技 术 的 进 步，需 要 采 用 更 先 进 的 工 艺 时;仍 可 以 采 用 原 来 的 VHDL代 码。1.2.3 VHDL的 设 计 流 程利 用 VHDL语 言 进 行 设 计 可 分 为 以 下 几 个 步 骤：1、设 计 要 求 的 定 义。在 从 事 设 计 进 行 编 程 VHDL代 码 之 前，必 须 先 对 你 的 设 计 目 的 和 要 求 有 一 个 明 确 的 认 识.对 所 需 的 信 号 建 立 时 间、时 钟/输 出 时 间、最 大

36、 系 统 工 作 频 率、关 键 的 路 径 等 这 些 要 求，要 有 一 个 明 确 的 定 义，这 将 有 助 于 你 的 设 计，然 后 再 选 择 适 当 的 设 计 方 式 和 相 应 的 器 件 结 构，进 行 设 计 的 综 合。2、用 VHDL语 言 进 行 设 计 描 述。（1）应 决 定 设 计 方 式，设 计 方 式 一 般 说 来 有 三 种：自 顶 向 下 设 计，自 底 向 上 设 计，平 坦 式 设 计。前 两 种 方 式 包 括 设 计 阶 层 的 生 成，而 后 一 种 方 式 将 描 述 的 电 路 当 作 单 模 块 电 路 来 进 行 的。自 顶 向

37、下 的 处 理 方 式 要 求 将 你 的 设 计 分 成 不 同 的 功 能 元 件，每 个 元 件 具 有 专 门 定 义 的 输 入 和 输 出，并 执 行 专 门 的 逻 辑 功 能.首 先 生 成 一 个 由 各 功 能 元 件 相 互 连 接 形 成 的 顶 层 块 来 做 成 一 个 网 表，然 后 再 设 计 其 中 的 各 个 元 件。而 自 底 向 上 的 处 理 方 法 正 好 相 反。平 坦 式 设 计 则 是 指 所 有 功 能 元 件 均 在 同 一 层 和 同 一 图 中 详 细 进 行 的。（2）编 写 设 计 代 码。编 写 VHDL语 言 的 代 码 与 编

38、 写 其 他 计 算 机 科 技 大 学 硕 士 学 位 论 文 绪 论 程 序 语 言 的 代 码 有 很 大 的 不 同。必 须 清 醒 地 认 识 到 正 在 设 计 硬 件，编 写 的 VHDL代 码 必 须 能 够 综 合 到 采 用 可 编 程 逻 辑 器 件 来 实 现 的 数 字 逻 辑 中。懂 得 EDA工 具 中 仿 真 软 件 和 综 合 软 件 的 大 致 工 作 过 程，将 有 助 于 编 写 出 优 秀 的 代 码。3、用 VHDL仿 真 器 对 VHDL原 代 码 进 行 功 能 仿 真。对 于 大 型 设 计，采 用 VHDL仿 真 软 件 对 其 进 行 仿

39、真 可 以 节 省 时 间，可 以 在 设 计 的 早 期 阶 段 检 测 到 设 计 中 的 错 误，从 而 进 行 修 正，以 便 尽 可 能 地 减 少 对 设 计 日 程 计 划 的 影 响。因 为 对 于 小 型 设 计,其 综 合 优 化、配 置 花 费 的 时 间 不 多，而 且 在 综 合 优 化 之 后，往 往 会 发 现 为 了 实 现 性 能 目 标，将 需 要 修 改 设 计。在 这 种 情 况 下，用 户 事 先 在 原 代 码 仿 真 时 所 花 费 的 时 间 是 毫 无 意 义 的，因 为 一 旦 改 变 设 计，还 必 须 重 新 再 做 仿 真。4、利 用

40、VHDL综 合 优 化 软 件 对 VHDL原 代 码 进 行 综 合 优 化 处 理。选 择 目 标 器 件、输 入 约 束 条 件 后，VIIDL综 合 优 化 软 件 工 具 将 对 VHDL原 代 码 进 行 处 理，产 生 一 个 优 化 了 的 网 络 表，并 可 以 进 行 粗 略 的 时 序 仿 真。5、配 置 将 综 合 优 化 处 理 后 得 到 的 优 化 了 的 网 络 表，安 放 到 前 面 选 定 的 CPLD或 PPGA目 标 器 件 之 中，这 一 过 程 成 为 配 置。再 优 化 了 的 网 络 表 配 置 到 目 标 器 件 后，从 完 成 的 版 图 上

41、 可 以 得 到 连 线 长 短、宽 窄 的 信 息，把 它 们 反 注 到 原 来 的 网 络 表，为 再 次 进 行 时 序 做 准 备。6、配 置 后 的 时 序 仿 真。这 时 的 时 序 仿 真 将 检 查 诸 如 信 号 建 立 时 间、时 钟 到 输 出、寄 存 器 到 寄 存 器 的 时 延 是 否 满 足 要 求。因 为 已 经 得 到 实 际 连 线 引 起 的 时 延 数 据，所 以 仿 真 结 果 能 比 较 精 确 地 未 来 芯 片 的 实 际 性 能。如 果 时 延 仿 真 结 果 不 能 满 足 设 计 的 要 求，就 需 要 重 新 对 VHDL原 代 码 进

42、 行 综 合 优 化，并 重 新 装 配 于 新 的 器 件 之 中，或 选 择 不 同 速 度 品 质 的 器 件。同 时，也 可 以 重 新 观 察 和 分 析 VHDL原 代 码，以 确 认 描 述 是 正 确 有 效 的。只 有 这 样，取 得 的 综 合 优 化 和 配 置 的 结 果 才 符 合 实 际 要 求。7、器 件 编 程。在 成 功 地 完 成 了 设 计 描 述、综 合 优 化、配 置 和 配 置 后 的 时 序 仿 真 之 后，则 可 以 对 器 件 编 程 和 继 续 进 行 系 统 设 计 的 其 他 工 作。1.3可 编 程 逻 辑 器 件（PLD）简 介 PL

43、D（可 编 程 逻 辑 器 件）是 与 ISP（在 系 统 可 编 程）技 术 和 EDA（电 子 设 计 自 动 化）工 具 紧 密 结 合、同 时 进 行 的。它 代 表 了 数 字 电 信 领 域 的 最 高 水 平，给 数 字 电 路 的 设 计 带 来 了 革 命 性 的 变 化。从 7 0 年 代 第 一 片 可 编 程 逻 辑 器 件 PROM的 诞 生 到 现 在 的 CPLD/FPGA,数 字 系 统 的 设 计 发 生 了 本 质 的 变 化。从 传 统 的 对 电 路 板 的 设 计 到 现 在 的 基 于 芯 片 的 设 计，使 得 数 字 系 统 设 计 的 效 率

44、大 大 提 高，产 品 更 新 速 度 大 大 加 快，设 计 周 期 大 大 变 短。1.3.1 PLD的 发 展 历 程 最 早 的 可 编 程 逻 辑 器 件 出 现 在 20世 纪 70年 代，主 要 是 可 编 程 只 读 存 储 器（PROM）和 编 程 逻 辑 阵 列（PLA）o 20世 纪 70年 代 末 出 现 了 可 编 程 逻 辑 阵 列（PAL-Programmab 1 e Array Logic）器 件。20世 纪 80年 代 初 期，美 国 Lattice公 司 推 出 了 一 种 新 型 的 PLD器 件 叫 称 为 通 用 阵 列 逻 辑（GAL-Generic

45、 ArrayLogic）,一 般 认 为 它 是 第 二 代 PLD器 件。随 着 技 术 的 进 步，生 产 工 艺 的 不 断 改 进，器 件 规 模 不 断 扩 大，逻 辑 功 能 不 断 增 强，各 种 可 编 程 逻 辑 器 件 如 雨 后 春 笋 般 涌 现，如 PROM、EPROM等。在 EPROM基 础 上 出 现的 高 密 度 可 编 程 逻 辑 器 件 称 为 EPLD或 CPLDo现 在 一 般 把 超 过 某 一 集 成 度 的 PLD器 件 都 称 为 CPLD。在 20世 纪 80年 代 中 期，美 国 Xilinx公 司 首 先 推 出 了 现 场 可 编 程 门

46、 阵 列（FPGA）。FPGA器 件 采 用 逻 辑 单 元 阵 列 结 构 和 静 态 随 机 存 取 存 储 器 工 艺，设 计 灵 活，集 成 度 高，可 无 限 次 反 复 编 程，并 可 现 场 模 拟 调 试 验 证。在 20世 纪 90年 代 初，Lattice公 司 又 推 出 了 在 系 统 可 编 程 大 规 模 集 成 电 路（ispLSI）。1.3.2 FPGA/CPLD 简 介 FPGA/CPLD都 是 高 密 度 现 场 可 编 程 逻 辑 芯 片，都 能 够 将 大 量 的 逻 辑 功 能 集 成 于 一 个 单 片 集 成 电 路 中，其 集 成 度 己 发 展

47、 到 现 在 的 几 百 万 门。复 杂 可 编 程 逻 辑 CPLD是 由 PAL或 GAL发 展 而 来 的。它 采 用 全 局 金 属 互 连 导 线，因 而 具 有 较 大 的 延 时 可 预 测 性，易 于 控 制 时 序 逻 辑，但 功 耗 比 较 大。现 场 可 编 程 门 阵 列（FPGA）是 由 掩 膜 可 编 程 门 阵 列 和 可 编 程 逻 辑 器 件 二 者 演 变 而 来 的，并 将 它 们 的 特 性 结 合 在 一 起。因 此 FPGA既 具 有 门 阵 列 的 高 逻 辑 密 度 和 通 用 性，又 有 可 编 程 特 性。FPGA通 常 由 布 线 资 源

48、分 割 的 可 编 程 逻 辑 单 元（或 宏 单 元）构 成 阵 列，又 有 可 编 程 U0单 元 围 绕 阵 列 构 成 整 个 芯 片。其 内 部 资 源 是 分 段 互 联 的 因 而 延 时 不 可 预 测，只 有 编 程 完 毕 后 才 能 实 际 测 量。CPLD和 FPGA8建 立 内 部 可 编 程 逻 辑 连 接 关 系 的 编 程 技 术 有 三 种:基 于 反 熔 丝 技 术 的 器 件 只 允 许 对 器 件 编 程 一 次，编 程 后 不 能 修 改。其 优 点 是 集 成 度、工 作 频 率 和 可 靠 性 都 很 高，适 用 于 电 磁 辐 射 干 扰 较 强

49、 的 恶 劣 环 境。基 于 EEPR0M存 储 器 技 术 的 可 编 程 逻 辑 芯 片 能 够 重 复 编 程 100次 以 上，系 统 掉 电 后 编 程 信 息 也 不 会 丢 失。编 程 方 法 分 为 在 编 程 器 上 编 程 和 用 下 载 电 缆 编 程。用 下 载 电 缆 编 程 的 器 件，只 要 先 将 器 件 装 焊 在 电 路 板 上，通 过 PC、SUN工 作 站、就 能 产 生 编 程 所 有 的 标 准 5V、3.3V或 2.5V逻 辑 电 平 信 号，也 称 为 ISP方 式 编 程，其 调 试 和 维 修 也 很 方 便。基 于 SRAM技 术 的 器

50、件 编 程 数 据 存 储 于 器 件 的 RAM区 中，使 之 具 有 用 户 设 计 的 功 能。在 系 统 不 加 电 时，编 程 数 据 存 储 在 EPROM、硬 或 软 盘 中。系 统 加 电 时 将 这 些 编 程 数 据 即 时 写 入 可 编 程 器 件，从 而 实 现 板 级 或 系 统 级 的 动 态 配 置。1.3.3用 FPGA/CPLD进 行 开 发 的 优 点 基 于 EDA技 术 的 FPGA/CPLD器 件 的 开 发 应 用 可 以 从 根 本 上 解 决 MCU所 遇 到 的 问 题。与 MCU相 比，FPGA/CPLD的 优 势 是 多 方 面 的 和