《通信原理第八章同步原理课件.ppt》由会员分享，可在线阅读，更多相关《通信原理第八章同步原理课件.ppt（77页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、8.1 概述8.2 载波同步8.3 位同步8.4 帧同步第八章 同步原理2023/5/29 1 8.1 概述同步定义收、发双方在时间上步调一致，又称为定时。同步分类载波同步、位同步、群同步和网同步。使用位置接收端接收机解调需要的同步技术类型相干解调（载波同步、位同步、帧同步）非相干解调（位同步、帧同步）2023/5/29 2 载波同步提取信息:与接收到信号调制载波同频同相的载波（相干）；提取目的：实现相干解调；这个过程称为载波提取或载波同步；位同步提取信息：接收信号中每个码元的起止时刻；提取目的：实现取样判决。这种定时脉冲序列的提取过程又称为位同步。2023/5/29 3取样脉冲对准匹配滤波器
2、输出最大时刻取样脉冲对准眼图睁开最大时刻2023/5/29 4 群同步（帧同步）包含字同步、句同步、分路同步等；提取内容：字、句等的起止时刻；提取目的：形成帧同步。网同步 获得载波同步、位同步、群同步，只能实现点到点间的数字通信。提取目的：保证网内各用户能实现可靠通信；提取内容：全网统一的标准时间时钟。2023/5/29 5 获取同步信号的方法-同步方法分类：外同步法和自同步法-外同步法：发送端发送专门的同步信息（常称为导频），接收端把这个导频提取出来作为同步信号的方法。-自同步法：发送端不发送专门的同步信息，接收端设法从收到的信号中提取同步信息的方法。-自同步法应用广泛，但两种方法都有使用。
3、-同步的好坏对系统的性能影响较大。2023/5/29 68.2 载波同步8.2.1 插入导频法 应用场合：抑制载波系统中，如DSB、VSB、2PSK等不含载频信息，无法从接收信号中提取载波。定义：在已调信号频谱中额外插入一个低功率的线谱；接收端容易利用窄带滤波器提取载频。在抑制载波双边带信号中插入导频 基本要求：导频插入位置应该在信号频谱为零处 插入的导频并不是直接加入调制的载波，而是加入将调制载波移相/2的“正交载波”。2023/5/29 7Ofc fmfcfcfmf导频抑制载波双边带信号的导频插入2023/5/29 8插入导频法发端框图相乘调制带通 相加-90相移 调制信号 输出f(t)S
4、o(t)Acos 0t2023/5/29 9发送端数学表示：f(t)-调制信号，无直流分量；Acos0 t-被调载波。asin0t-被调载波经-90移相，形成正交载波。a-插入导频的振幅 输出信号为 so(t)=A f(t)cos0t+a sin0t2023/5/29 10插入导频法收端框图90相移f(t)带通 相乘器 低通f0窄带滤波器So(t)V(t)2023/5/29 11 经过低通滤除高频部分后，就可恢复调制信号f(t)。如果发端加入的导频不是正交载波，而是调制载波，虽然同样可以解调出信号f(t)项，但却增加了一个直流项a/2。这个直流项通过低通滤波器后将对数字信号产生不良影响。这就是
5、发端采用正交导频原因。2023/5/29 12平方后:8.2.2 平方变换法和平方环法输入信号：采用平方变换法恢复DSB信号载波。平方变换法提取载波2023/5/29 13 假设f(t)不含直流成分，但f 2(t)却含有直流分量，上式实际是一个载波为20的调幅波。通过中心频率为20的窄带滤波器后，输出中只有20频率成分。再经二次分频电路得到所要的载波cos(0t+)。若f(t)取值1，则抑制载波的双边带信号就成为二相移相信号（2PSK），有二次分频电路将使载波有1800的相位模糊，是由分频器引起的。2023/5/29 14平方环法提取载波假定环路锁定，压控振荡器（VCO）锁定在频率20上，输出
6、为：以2PSK为例：环路锁定之后，是一个非常小的量，因此VCO经过二分频之后得到相干载波。2023/5/29 158.2.3 同相正交环法（Costas环）v3v5低通压控振荡器低通环路滤波器90度相移输出输入已调信号v1v2v4v6vdCostas 环载波提取法2023/5/29 16 输入为抑制载波双边带信号f(t)cos(0t+)，并假定环路锁定，且不考虑噪声的影响，则VCO输出的两路互为正交的本地载波分别为:v1=cos(0t+)，v2=sin(0t+)式中，为VCO输出信号载波的相位。通过相乘器后的输出为：2023/5/29 17通过低通滤波器后输出为2023/5/29 18如果()
7、很小，则sin2()2()。乘法器的输出近似为 环路滤波器实际上是一个通带相对很窄的低通滤波器，此滤波器的作用相当于用时间平均，所以用 代替f2(t)(即滤波器输出直流分量)由环路误差信号 自动控制振荡器相位，使相位差(-)趋于0，稳定条件下。2023/5/29 19 当f(t)为矩形脉冲的双极性数字基带信号时，f 2(t)=1。即使f(t)不是矩形脉冲序列，f 2(t)也可分解为直流和交流分量。锁相环作为载波提取环时，环路滤波器的带宽很窄，只有f(t)中的直流分量可以通过，因此vd可写成 vd=Kdsin2(-)把除去环路滤波器和压控振荡器以外的部分看成一个等效鉴相器,其输出vd正是所需要的
8、误差电压。它通过环路滤波器滤波后去控制VCO的相位和频率，最终使稳态相位误差减小到很小的数值，而没有剩余频差（即频率与0同频)。2023/5/29 20VCO的输出：v1=cos(0t+)这就是所需的同步载波。解调输出VdKd0Kdq-jpCostas 环的鉴相特性2023/5/29 218.2.4 载波同步系统的性能1.载波同步系统的性能 同步建立时间ts：从开机或失步到同步所需要的时间，显然ts越小越好。同步保持时间tc:同步建立后，若同步信号消失，系统还能维持同步的时间。tc越大越好。载波相位误差：需要的同步载波为cos0t，提取的同步载波为cos(0t+)，就是载波相位误差。相位误差分
9、类：稳态相差和随机相差。稳态相差与提取的电路密切相关，而随机相差则是由噪声引起。2023/5/29 222.载波相位误差对解调性能的影响 相位误差对不同信号的解调所带来的影响是不同的。（1）对DSB和PSK的影响 DSB信号：f(t)cosct，提取的相干载波：cos(ct+)解调输出：f(t)=(1/2)f(t)cos 没有相位差，即=0，cos=1，解调输出f(t)=f(t)/2，这时信号有最大幅度;存在相位差,即 0 时,cos 1，解调后信号幅度下降，使功率和信噪功率比下降cos2倍。2023/5/29 23 对于2PSK信号，信噪功率比下降将使误码率增加。若=0时:载波相位误差引起D
10、SB、BPSK、PAM解调系统的信噪比下降，误码率增加。当近似为常数时，不会引起波形失真。则Df0 时2023/5/29 242 正交调制系统（QPSK MQAM）设信号为：s(t)=A(t)cos 0t-B(t)sin 0t 相干载波为：cI(t)=cos(0t+)cQ(t)=sin(0t+)经低通后的输出为：Df 不仅会降低接收信号的功率，而且会引起同相和正交支路间的相互串扰。2023/5/29 258.3 位同步8.3.1 插入导频法0f 1/(2 T)S(f)S(f)1/T f 0(a)(b)2023/5/29 26相关编码器相加 调制位定时导频12 Tcos0t 信道插入位定时导频发
11、送端系统框图2023/5/29 27倒相窄带滤波器移相定时形成抽样判决输入基带信号基带信号位同步脉冲插入位定时导频系统接收端框图2023/5/29 28包络调制法插入导频发送端框图包络调制法插入导频信号：调相 调幅已调波输出升余弦波形载波信码2023/5/29 29包络调制法插入导频发送端。设PSK的表达式为：s(t)=cos0t+(t)用升余弦波形对S(t)进行调制，：s1(t)=(1+cost)式中的=2/T，T为码元宽度。幅度调制后的信号为 s2(t)=(1+cost)cos0t+(t)插入导频法的优点:接收端提取位同步的电路简单。缺点:发送导频信号必然要占用部分发射功率，降低了传输的信
12、噪比，减弱了抗干扰能力2023/5/29 30包络调制法插入导频接收端：对s2(t)进行包络检波：可见：其中含有所以用窄带滤波器可以得到同步信号。2023/5/29 31包络检波器定时形成抽样判决器已调波输入接收码元收定时窄带滤波器包络调制法插入导频接收端框图相位检波器2023/5/29 321.滤波法1)波形变换-滤波法8.3.2 自同步法适用波形：不归零的随机二进制序列，不论是单极性还是双极性的，特点：先形成含有位同步信息的信号，再用滤波器将其取出。对象：不存在定时频谱线的码流。2023/5/29 33滤波法原理图微分整形窄带滤波器移相脉冲形成输入基带信号1 0 1 1两个作用：1、非线性
13、变换，使接收信号经过处理后含有位同步信息。2、窄带滤波：滤除噪声和其他频谱分量，提取纯净的位同步信号。2023/5/29 342)包络检波-滤波法(e)包络检波法从2PSK信号中提取位同步信息 OOO(a)(b)tttO(c)t2023/5/29 352.数字锁相法相位比较器n次分频器或门扣除门(常开)整形附加门(常闭)滞后脉冲超前脉冲接收码元位同步脉冲输出晶振a路控制器数字锁相原理框图信号钟b路2023/5/29 36n 1 2 3 4 5 6 7 8(n 1)n 1 2 3 4 5(n 1)(a)(b)周期T1/f(c)n 1 2 3 4 5 6 7 n 1 2 3 4(n 1)(d)该脉
14、冲扣除(e)n 1 2 3 6 7 8 9 n 1 2 3 6(f)附加一个脉冲5 4 4 5(g)位同步脉冲的相位调整2023/5/29 37采用全数字锁相环的位同步原理：信号钟：包括一个高稳定振荡器和一个整形电路。振荡器频率设计为:nf，f=1/T（接收码元的速率）；整形后，输出周期脉冲序列，周期 T0=1/(nf)=T/n。控制器：包括扣除门（常开）、附加门（常闭）和“或门”。根据比较器输出的控制脉冲（“超前脉冲”或“滞后脉冲”）对信号钟输出的序列实施扣除（或添加）脉冲。2023/5/29 38 分频器：一个计数器，控制器每输出n个脉冲时，分频器输出一个脉冲；调整过程：参与控制单元：控制
15、器与分频器 调整目的：调整加到比相器的位同步信号的相位。相位前、后移的调整量：相位最小调整量为=2T0/T=2/n。相位比较器：将接收脉冲序列与位同步信号进行相位比较，以判别位本地同步信号是超前还是滞后接收信号码元；超前输出超前脉冲，滞后输出滞后脉冲。2023/5/29 39 位同步数字环的工作过程：高稳定晶体振荡器产生的信号，经整形后得到周期为T0和相位差T0/2的两个脉冲序列，图(a)、(b)(a)脉冲通过常开门、或门并经n次分频后，输出本地位同步信号，如(c)。分频器输出与接收到的码元序列同时加到相位比较器进行比相。（1）如果相位相同，无误差输出；2023/5/29 40（2）本地位同步
16、信号相位超前于接收码元序列，相位比较器输出一个超前脉冲加到常开门（扣除门）的禁止端将其关闭，扣除一个(a)路脉冲，图(d)；使分频器输出脉冲的相位滞后1/n周期（360/n),图(e)；（3）本地同步脉冲相位滞后于接收码元脉冲，比相器输出一个滞后脉冲去打开“常闭门（附加门）”，使脉冲序列(b)中的一个脉冲能通过此门及或门。因为两脉冲序列(a)和(b)相差半个周期，所以脉冲序列(b)中的一个脉冲能插到“常开门”输出脉冲序列(a)中，图(f)，使分频器输入端附加了一个脉冲,分频器的输出相位超前1/n周期，如 图(g)。2023/5/29 41 经过若干次调整后，使分频器输出的脉冲序列与接收码元序列
17、达到同步的目的，即实现了位同步。2023/5/29 421.位同步系统的性能1)相位误差e静态相位误差：位同步信号的平均相位和最佳相位之间的偏差称为。对于数字锁相法提取位同步信号，相位误差主要是由于位同步脉冲的相位跳变地调整所引起的。每调整一步，相位改变2/n（对应时间T/n），n是分频次数，最大的相位误差为8.3.3 位同步系统的性能及其相位误差对性能影响2023/5/29 43若用时间差Te来表示相位误差，因每码元的周期为T，故得Te=T/n2)同步建立时间ts 定义：开机或失去同步后重新建立同步所需的最长时间。最大调整次数：当位同步脉冲相位与接收基准相位差（对应时间T/2）时，调整时间最
18、长。这时所需的最大调整次数为 由于接收码元是随机的，对二进制相邻两个码元（01、10、11、00）中，有或无过零点的情况各占一半。2023/5/29 44前面所讨论的数字锁相法中都是从数据过零点平均调整时间：中提取作相位比较用的基准脉冲。平均来说，每两个脉冲周期（2T）可能有一次调整，最大同步建立时间：ts=2TN=nT 3)同步保持时间tc定义：由同步到失步所需要的时间。失步原因：当同步建立后，一旦输入信号中断，或出现长连“0”、连“1”码时，锁相环就失去调整作用。由于收发双方位定时脉冲的固有重复频率之间总存在频差F，收端同步信号的相位就会逐渐发生漂移，时间越长，相位漂移量越大，直至漂移量达
19、到某一准许的最大值，就算失去同步了。2023/5/29 45 设收发、两端固有的码元周期分别为 T1=1/F1 和T2=1/F2，则每个周期的平均时间差为由式(8.3-1)可得再由式（8.3-2），得 式中，F0为收发两端固有码元重复频率的几何平均值，且有（8.3-1）（8.3-2）（8.3-3）2023/5/29 46F0时，每经过T0时间，收发两端就会产生|T1-T2|的时间漂移，单位时间内产生的误差为|T1-T2|/T0。若规定两端允许的最大时间漂移为（最大误差）T0/K秒（K为一常数），则达到此误差的时间就是同步保持时间tc。代入式（8.3-3）后，得 若同步保持时间tc的指标给定，可
20、由上式求出对收、发两端振荡器频率稳定度的要求为：2023/5/29 47 此频率误差是由收发两端振荡器造成的。若两振荡器的频率稳定度相同，则要求每个振荡器的频率相对稳定度不能低于 4）同步带宽fs 同步带宽是指能够调整到同步状态所允许的收、发振荡器最大频差。由于数字锁相环平均每2周（2T）调 整 一 次,每 次 所 能 调 整 的 时 间 为T/n（T/nT0/n），所以在一个码元周期内平均最多可调整的时间为T0/2n。很显然，如果输入信号码元的周期与收端固有位定时脉冲的周期之差为2023/5/29 48 则锁相环将无法使收端位同步脉冲的相位与输入信号的相位同步，这时，由频差所造成的相位差就会
21、逐渐积累。因此根据求得的同步带宽表示式这是，造成的频差就是同步带宽：2023/5/29 492.位同步相位误差对性能的影响 位同步的相位误差e主要是造成位定时脉冲的漂移，使抽样判决时刻偏离最佳位置。前面推导的误码率公式，都是在最佳抽样判决时刻得到的。当位同步存在相位误差e（或Te）时，必然使误码率Pe增大。为了方便起见，常用时差Te代替相差e对系统误码率的影响。设解调器输出的基带数字信号如图8-17(a)所示，并假设采用匹配滤波器法检测，即对基带信号进行积分、取样和判决。若位同步脉冲有相位误差Te【图8-17（b）】，则脉冲的取样时刻就会偏离信号能量的最大点。2023/5/29 50相位误差对
22、性能的影响2023/5/29 512023/5/29 528.4 群（帧）同步 数字通信时，一般总是以若干个码元组成一个字，若干个字组成一个句，即组成一个个的“帧”进行传输。帧同步的任务就是在位同步的基础上识别出这些数字信息群（字、句、帧“开头”和“结尾”的时刻，使接收设备的帧定时与接收到的信号中的帧定时处于同步状态。1111001 1100101 1110011 010000ye ss K f2023/5/29 53实现帧同步的方法:1、自同步法：利用码组本身之间彼此不同的特性来实现同步2、外同步法：在数字信息流中插入一些特殊码组作为每帧的头尾的标记，接收端根据这些特殊码组的位置就可以实现帧
23、同步。主要同步方法：起止式同步法 插入特殊同步码组的同步方法:连贯式插入法(集中插入法）间隔式插入法（分散插入法）2023/5/29 54帧同步系统通常应满足下列要求：(1)帧同步的引入时间要短，设备开机后应能很快地进入同步。一旦系统失步，也能很快地恢复同步。(2)同步系统的工作要稳定可靠,具有较强的抗干扰能力。即同步系统应具有识别假失步和避免伪同步的能力。(3)在一定的同步引入时间要求下,同步码组的长度应最短。2023/5/29 55缺点：传输效率较低。8.4.1 起止式同步法止 起1 5个码元1.5止数字电传机中广泛使用的是起止式同步法。2023/5/29 56基本思想：在每一信息群的开头
24、集中插入作为群同步码组的特殊码组。这个特殊码组在信息码中很少出现,即使偶尔出现，也不会以群的规律周期出现。对群同步码组的基本要求是：具有尖锐单峰特性的自相关函数，便于与信息码区别；码长适当，以保证传输效率。符合上述要求的特殊码组有：全0码、全1码、1与0交替码、巴克码、电话基群帧同步码0011011。目前常用的群同步码组是巴克码。8.4.2 集中插入法2023/5/29 57 1.巴克码定义：一个n位长的码组x1,x2,x3，xn，其中xi的取值为+1或1，它的局部相关函数有下列特点j表示错开位数。目前已找到的所有巴克码组列在书中的表里。、号表示xi的取值为+1、-1，分别对应二进制码的“1”
25、或“0”。2023/5/29 58巴克码组 n巴克码组2(11)3（110）4(1110)；(1101)5(11101)7(1110010)11(11100010010)13(1111100110101)2023/5/29 59以7位巴克码组+-+-为例：局部自相关函数为同理，可求出：j=3,5,7时，R(j)=0;j=2,4,6时，R(j)=-1。根据这些值，7位巴克码的R（j）与j关系曲线。当j=1时，当j=0时，2023/5/29 607位巴克码的自相关函数自相关函数在j=0时具有尖锐的单峰特性。76543211 2 3 4 5 6 71j1 2 3 4 5 6 70R(j)2023/5
26、/29 612 巴克码的产生 7位巴克码的移位寄存器产生法。它一种是串行式产生器，移位寄存器的长度等于巴克码组的长度。预置线01 01 01 01 01 01 01移位方向输出2023/5/29 627位巴克码的反馈式产生法：01 01 01预置线输出时钟反馈输入寄存器状态输出1 0 111 12 0 011 13 1 001 14 0 100 05 1 010 06 1 101 17 1 110 08 x 111 x2023/5/29 63 3.巴克码识别器 1-1 1 1 1-1-1-1-1-1-1 1 1 1输入S判决巴克码识别器2023/5/29 64识别器的输出波形t识别器输出1 1
27、 1 0 0 1 0巴克码信息码t t1一帧识别器输入1 1 1 0 0 1 0t12023/5/29 65 巴克码常用于帧同步，但并不是惟一的。只要具有良好特性的码组均可用于帧同步，例如PCM30/32路电话基群的连贯隔帧插入的帧同步码为0011011。001100 TS1TS15 TS16 TS17TS32帧同步偶数帧标志信号 话路 话路帧 长：1/8000=125 s;脉 冲 宽 度:3.9/8=0.488 s2023/5/29 66 它是将帧同步码以分散的形式均匀插入在信息码流中。如PCM 24路系统采用1、0交替码型作为帧同步码间隔插入的方法。即一帧插入“1”码，下一帧插入“0”码，
28、如此交替插入。由于每帧只插一位码，那么它与信码混淆的概率则为1/2.例如：同步捕获时需连续检测数十帧，每帧都符合“1”、“0”交替的规律才确认同步。优点:同步码不单独占用信息时隙.缺点:同步捕获时间较长 8.4.3 分散插入法2023/5/29 67CHNbnb bn nF K帧CH2CH1信息码 信息码 11 0 0N帧 N+1 N+2 N+3192bit193位同步码同步码 振铃码位数b=1,信息码位数n=7,同步码位数F=1;帧长N=242023/5/29 68 分散插入的最大特点是同步码不占用信息时隙，每帧的传输效率较高，但是同步捕获时间较长，它较适合于连续发送信号的通信系统，若是断续
29、发送信号，每次捕获同步需要较长的时间，反而降低效率。2023/5/29 69 帧同步性能主要指标是同步可靠性（包括漏同步概率P1和假同步概率P2）及同步建立时间ts。以集中插入法为例进行分析。1.漏同步概率P1 由于干扰的影响，接收的同步码组中可能出现一些错误码元，从而使识别器漏识已发出的同步码组，出现这种情况的概率称为漏同步概率，记为P1。如巴克码8.4.4帧同步系统的性能2023/5/29 70漏同步概率与帧同步的插入方式、帧同步码的码组长度、系统的误码概率及识别器电路和参数选取等均有关系。对于连贯式插入法:n-同步码组的码元数p-码元错误概率 m-判决器允许码组中的错误码元最大数 n位同
30、步码组中，r 位错码和（n-r）位正确码同时发生的概率：pr(1-p)n-r 2023/5/29 71当 r m 时，错码的位数在识别器允许的范围内，所有的错误可以纠正；C rn表示出现r个错误的组合数，所有这些情况，都能被识别器识别，可识别的同步概率为：漏同步概率为：2023/5/29 72 2.假同步概率P2 定义：信息码元中出现与同步码组相同的码组，这时会被识别器误认为同步码，从而出现假同步信号。这种情况发生的概率称为假同步概率，用P2表示。假同步概率P2等于信息码元被判为同步码的组合数，与所有可能的码组数之比。设二进制数1，0码等概率出现，则组合成n位长的所有可能的码组数为2n个（总数
31、）。2023/5/29 73 出现 r 位错被判为同步码的组合数为Crn,r m 的错误，都会被错判为同步码，判错数为，假同步概率为2023/5/29 74 比较上面两个式子可知，m增大（即判决门限电平降低），P1减小，P2增大，所以两者对判决门限电平的要求是矛盾的。P1和P2对同步码长n的要求也有矛盾的，因此在选择有关参数时，必须兼顾二者的要求。3.同步平均建立时间ts 定义：对于集中式插入法，最不利情况下，实现帧同步需要的平均最多时间。设每帧的码元数为N，其中帧同步码有n位；码元的时间宽度为T，则一帧占的总时间为NT。2023/5/29 75 在建立同步过程中，如出现一次漏同步，则建立时间要增加NT；如出现一次假同步，建立时间也要增加NT。帧同步的平均建立时间：ts(1+P1+P2)NT 集中式插入同步的平均建立时间比较短，因而在数字传输系统中被广泛应用。2023/5/29 768.4.5 帧同步的保护为保证同步可靠性，漏同步概率P1和假同步概率P2都要低，但这一要求对识别器判决门限的选择是矛盾的。为了分别对识别器判决门限电平提出不同的要求，达到降低漏同步和假同步的目的。将同步过程分成两个状态：捕捉态和识别态。捕捉态：判决门限提高，m减小，使假同步概率P2下降。维持态：判决门限降低，m增大，使漏同步概率P1下降。2023/5/29 77