《数字逻辑教学课件数字电路课件.ppt》由会员分享，可在线阅读，更多相关《数字逻辑教学课件数字电路课件.ppt（17页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、一、时序电路的特点：一、时序电路的特点：逻辑功能：逻辑功能：任一时刻的输出状态，不仅取决于当时的输任一时刻的输出状态，不仅取决于当时的输 入信号，而且与前一时刻电路的状态有关。入信号，而且与前一时刻电路的状态有关。电路结构：电路结构：组合电路组合电路 触发器。触发器。按触发方式，时序电路分：按触发方式，时序电路分：同步时序电路：所有触发器共用一个时钟信号。同步时序电路：所有触发器共用一个时钟信号。异步时序电路：触发器无统一的时钟信号。异步时序电路：触发器无统一的时钟信号。3.6 3.6 时序电路的分析时序电路的分析分类分类时序逻辑电路可用三个方程来描述：时序逻辑电路可用三个方程来描述：Y F1
2、（X，Qn）输出方程W F3（X，Qn）激励方程Qn+1 F2（W，Qn）状态方程按输出方式，分按输出方式，分：莫尔型莫尔型（Moore）：输出输出 Y 仅与电路的现仅与电路的现态有关态有关（式中无（式中无x x）。）。米勒型米勒型（Mealy）：输出输出 Y 是电路现态和是电路现态和外部输入量的函数。外部输入量的函数。有时钟有时钟1.目的：目的：得到电路状态得到电路状态、外部输出的变化规律，逻辑功能。、外部输出的变化规律，逻辑功能。2.2.步骤：步骤：二、二、同步时序电路的分析方法同步时序电路的分析方法确定输确定输入、输入、输出信号出信号输出方程、输出方程、驱动方程、驱动方程、状态方程状态方
3、程计算、真计算、真值表值表确定电路确定电路逻辑功能逻辑功能123状态图状态图4输出方程：输出方程：激励方程：激励方程：1写写方方程程式式例1：试分析下图所示的时序逻辑电路。状态方程状态方程2计算、列真值表计算、列真值表0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 0000011003画状态图画状态图0 0 01 1 10 0 10 1 10 1 0101/0/0/01 1 01 0 0/0/0/1/0/10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
4、0 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 000001100/0/1主循环：主循环：000、001、100这六个状态构成一个循环。这六个状态构成一个循环。有效状态：有效状态：主循环中的状态。主循环中的状态。无效状态：无效状态：不在主循环中的状态。不在主循环中的状态。自启动：自启动：无效状态在无效状态在CP脉冲作用下能脉冲作用下能 进入主循环。进入主循环。主循环主循环无自启动能力的，用格雷码表示的六进制计数器。无自启动能力的，用格雷码表示的六进制计数器。4逻辑功能逻辑功能时序图（波形图）时序图（波形图）在在CP和外部输入的作用和外部输入的作用下，电路状态、输出
5、随下，电路状态、输出随时间变化的波形图。时间变化的波形图。CP1 2 3 4 5 6 7Q2Q1Q0Y例例2：分析同步时序逻：分析同步时序逻辑电路辑电路ZX nnQQ01 1011+nnQQ Z 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 X nnQQ01 1011+nnQQ Z 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 101 1 0 1 1 0 1 1000 0 0 0 0 00 1 可控的可控的2 2位二进制计数器；位二进制计数器；X=0X=0时，状态不变时，状态不变
6、,输出输出Z=0Z=0；X=1X=1时，完成加时，完成加1 1计数的功能。计数的功能。000110111/01/11/01/00/00/00/00/0例例3：分析时序电路的逻辑功能：分析时序电路的逻辑功能+0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 00 10 01 01 01 01 000000100该电路可重叠检测序列101。X nnQQ12 1112+nnQQ Z 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 0 010 01 0 1 0 1 0100 0 0 0 0 10 0 0
7、 01 10 1100/01/10/00/01/00/01/01/0A：初始B：1C：10状态状态 ：记忆记忆 ABC例例4：分析时序电路的逻辑功能：分析时序电路的逻辑功能X nnQQ12 1112+nnQQ F X nnQQ12 1112+nnQQ F 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 X nnQQ12 1112+nnQQ F 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 0 000 0 0 1 1 0 1 1110 0 0 0 0 00 1 0 01 10 1100/01/10/00/01/00/01/01/0X nnQQ12 1112+nnQQ F 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 0 000 0 0 1 1 0 1 1110 0 0 0 0 00 1 可重叠检测序列可重叠检测序列1111。A A：初始：初始B B：1 1C C：1111D D：111111ABCDA0/0BCDE1/01/00/00/01/00/01/00/11/0A A：初始：初始B B：1 1C C：1010D D：101101E E：10111011可重叠检测序列可重叠检测序列10110。