《(2.2.2)--数字实验一门电路逻辑功能测试及组合逻辑设计.ppt》由会员分享，可在线阅读，更多相关《(2.2.2)--数字实验一门电路逻辑功能测试及组合逻辑设计.ppt（23页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字实验一、门电路逻辑功能测试及组合逻辑电路设计电子技术实验系列课程一、实验目的1.掌握门电路符号、引脚排列及其使用方法。2.掌握门电路逻辑功能测试方法。3.学会分析组合逻辑电路功能的方法。4.掌握使用门电路设计组合逻辑电路的方法。数字实验一：门电路逻辑功能测试及组合逻辑电路设计二、实验仪器与元器件（1）数电实验箱（2）数字万用表（3）TTL门电路芯片74LS00、74LS86、74LS04、74LS08、74LS32、74LS20或对应的CMOS芯片数字实验一：门电路逻辑功能测试及组合逻辑电路设计2输入四与非门74LS002输入四异或门74LS864输入二与非门74LS202输入四与门74L
2、S082输入四或门74LS326反相器74LS04数字实验一：门电路逻辑功能测试及组合逻辑电路设计数字实验一：门电路逻辑功能测试及组合逻辑电路设计集成门电路的外部引脚识别：通过集成电路上的型号名称和标志来判断正反方向，当名称为正对准使用者和凹口朝左时，集成电路为正方向。注意器件型号后几位数码相同的LS与HC芯片引脚排列完全相同，如74LS00和74HC00。数字实验一：门电路逻辑功能测试及组合逻辑电路设计当集成电路正方向时，左下方的管脚或者黑色小标志点为起始管脚1，然后沿逆时针方向数，最后回到左上方的管脚。一般右下角为电源地（GND），左上角为电源正（VCC）。图4-1-1 集成电路引脚排列（
3、74LS00/74HC00）数字实验一：门电路逻辑功能测试及组合逻辑电路设计数字实验一：门电路逻辑功能测试及组合逻辑电路设计TTL门电路的输出幅度比较大，悬空脚为高电平，比较适于实验验证。TTL门电路的工作电源电压范围：510%V。74系列TTL门电路输出电平高电平时大于2.4V，低电平时小于0.4V。CMOS门电路电源为5V时，输出电平高电平时大于4.9V，低电平时小于0.1V。数字实验一：门电路逻辑功能测试及组合逻辑电路设计 输入逻辑状态：数据开关数字实验一：门电路逻辑功能测试及组合逻辑电路设计 输出逻辑显示：逻辑电平指示灯LED数字实验一：门电路逻辑功能测试及组合逻辑电路设计1、门电路逻
4、辑功能测试（1）将待测试的门电路芯片正确插入实验箱。（2）将芯片的VCC端接5V电源，GND端接地。（3）将芯片的输入端接逻辑开关、输出端接状态指示灯（LED）。（4）改变输入，观察输出结果并用数字万用表直流电压档测输出端的电平值，记录数据到表4-1-1。三、实验内容数字实验一：门电路逻辑功能测试及组合逻辑电路设计三、实验内容图4-1-3 TTL门电路实验接线图74LS0031 21、门电路逻辑功能测试数字实验一：门电路逻辑功能测试及组合逻辑电路设计表4-1-1 门电路逻辑功能表输入 输出B(K2)A(K1)与非门 异或门 0 0 0 0 1 1 1 0 1 1 1 0 门电路的型号 输出状态
5、0/1输出端电压值数字实验一：门电路逻辑功能测试及组合逻辑电路设计2、设计全加器三、实验内容表4-1-2 全加器真值表输出逻辑函数式数字实验一：门电路逻辑功能测试及组合逻辑电路设计2、设计全加器三、实验内容二输入四异或门74LS86二输入四与门74LS08二输入四或门74LS32图4-1-4 全加器电路图12345612345612374LS8674LS3274LS08数字实验一：门电路逻辑功能测试及组合逻辑电路设计2、设计全加器三、实验内容图4-1-4 全加器电路图12345612345612374LS8674LS3274LS08对照验证表4-1-2 全加器真值表数字实验一：门电路逻辑功能测
6、试及组合逻辑电路设计3、设计三人表决电路三、实验内容表4-1-3 三人表决器真值表输出逻辑函数式输出与非-与非式数字实验一：门电路逻辑功能测试及组合逻辑电路设计3、设计三人表决电路三、实验内容二输入四与非门74LS00四输入二与非门74LS20图4-1-5 三人表决器电路图1234569108126474LS0074LS20数字实验一：门电路逻辑功能测试及组合逻辑电路设计3、设计三人表决电路三、实验内容图4-1-5 三人表决器电路图1234569108126474LS0074LS20对照验证表4-1-3 三人表决器真值表数字实验一：门电路逻辑功能测试及组合逻辑电路设计4、设计全减器三、实验内容输出逻辑函数式表4-1-4 全减器真值表数字实验一：门电路逻辑功能测试及组合逻辑电路设计4、设计全减器三、实验内容二输入四异或门74LS86二输入四与非门74LS00六反相器74LS04图4-1-6 全减器电路图12345612345691081274LS0074LS8674LS04数字实验一：门电路逻辑功能测试及组合逻辑电路设计4、设计全减器三、实验内容图4-1-6 全减器电路图12345612345691081274LS0074LS8674LS04表4-1-4 全减器真值表对照验证数字实验一、门电路逻辑功能测试及组合逻辑电路设计电子技术实验系列课程