《2023年XC7A100TFGG676IFPGA设计小结电子精品讲义.pdf》由会员分享，可在线阅读，更多相关《2023年XC7A100TFGG676IFPGA设计小结电子精品讲义.pdf（7页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精品文档精品文档XC7A100T-FGG676I FPGA 设计小结XC7A100T-FGG676I 是XILINX 的Artix-7 Family FPGA，具有高性价比，低功耗能，小封装等优点。在 4P项目中作为 FPGA主要实现不同接口的报文桥接功能。XC7A100T-FGG676I 基本配置XC7A100T-FGG676I 在本项目中用于Master SPI模式，基本配置如下，具体请见文件ug470精品文档精品文档XC7A100T-FGG676I 的电源设计以及功耗XC7A100T-FGG676I 电源主要有 1.0V，1.2V，1.8V，3.3V，由于项目中使用的是DDR3，故和 D
2、DR3相连的 FPGA的BANK16 的VCCO使用的是 1.5V。本项目中的FPGA is available in-2 speed grades，故VCCINT=1.0V。根据 XC7A100T-FGG676I 的要求，为了减少电流消耗和确保上电的时候三态，电源上电顺序：1.01.21.83.3/1.5V 精品文档精品文档XC7A100T-FGG676I 上没有 BANK12 和 BANK33，据 FAE反馈这些BANK 其实里面是不接到硅片上的。它们只是为管脚兼容做的。故这些管脚悬空接地接电源都可以。为方便走线计，建议悬空，VCCO_12 和 VCC_33 pin脚悬空：FPGA 和 D
3、DR3 设计XC7A100T-FGG676I 的 BANK16 基本没有复用脚，故BANK16 和 DDR3 相连。BANK16 的 VCCO连接到 1.5V（其他 BANK 的 VCCO 连接到 3.3V）。本项目要求1G/2G DDR3相互兼容，故预留了一个DDR3_A13，注意选择的IO 口要在一个time group 中，XC7A100T-FGG676I 和 DDR3 连接时，DDR3 的 LDM 和 UDM 需要接地。Note:1）、某些总线在不使用Phase 的情况下，是可以使用不在同一个time group，精品文档精品文档2）、查看 FPGA 每个 BANK 的 pin 定义，
4、发现H17，E22 等，纯粹作为IO 口使用，不在任何的 time group中，对此IO 需注意。DDR3 在 layout的时候，要求走线等长，而 XC7A100T-FGG676I 的内部有走线，PAD 到 Die有延时（该延时表格由逻辑提供），故必须加入PCB 走线延时中计算。如下为 XC7A100T-FGG676I DDR 走线要求：FPGA 的 Serdes 接口XC7A100T-FGG676I 的 GTP transceiver具有低功耗，数据速率可工作在500Mb/s6.6Gb/s之间，内部高度集成编程模块，使用方便简单，应用于多种场景，GTP transceiver在 BANK
5、213 和BANK216，一共有8 对 TX/RX，4 对 CLK，如下。SERDES信号线和电源设计本项目中只有一对Serdes信号，故使用了TX0_213 和 TX0_213，CLK使用了 CLK0P_213/CLK0N_213 精品文档精品文档The MGTRREF pin should be connected to the MGTAVTT supply through a 100precision external resistor.The resistor calibration circuit provides a controlled current load to the r
6、esistor that is connected to the MGTRREF pin.It then senses the voltage drop across the external calibration resistor and uses that value to adjust the internal resistor calibration setting.The quality of the resistor calibration is dependent on the accuracy of the voltage measurement at the MGTRREF pin.根据 ug482 内容，XC7A100T-FGG676I 的 BANK213 和 BANK216 的电源是分开的，分别是G11 和G10,故该项目中未使用到BANK216，故 BANK216 的电源 MGTAVTT_G11和 MGTAVCC_G11直接接地。精品文档精品文档精品文档精品文档G11 和 G10 都接着电源没问题。但是这样有几个坏处：1.电源拉得比较大，特别像你们这样板层又少电源又多的情况，影响布局优化。而且 SERDES电源需要干净，大面积和其他电源相邻会形成平板电容效应，数字电源上的噪声会耦合到 SERDES 电源上，降低性能；2.增加静态功耗。