集成电路第1章全解课件.ppt

《集成电路第1章全解课件.ppt》由会员分享，可在线阅读，更多相关《集成电路第1章全解课件.ppt（35页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、集成电路设计技术与工具1主 要 内 容集成电路简介集成电路材料与器件物理基础集成电路制造工艺集成电路版图设计与工具集成电路元器件及其SPICE模型集成电路仿真软件SPICE模拟集成电路晶体管级设计数字集成电路晶体管级设计集成电路模块级设计集成电路系统级设计简介集成电路封装集成电路测试2集成电路设计与九天EDA 工具应用第1章 集成电路设计导论1.1 集成电路的发展1.2 集成电路的分类1.3 集成电路设计步骤1.4 集成电路设计方法1.5 电子设计自动化技术概论3集成电路 Integrated Circuit，缩写IC 通过一系列特定的加工工艺，将晶体管、二 极管等有源器件和电阻、电容、电感等

2、无源 器件，按照一定的电路互连，“集成”在一块 半导体晶片（如硅或砷化镓）上，封装在一 个外壳内，执行特定电路或系统功能的一种 器件。4集成电路芯片显微照片 集成电路芯片键合5各种封装好的集成电路61.1 集成电路的发展集成电路的历程:1947-1948年:世界上第一只晶体三极管面世 1950年:成功研制出结型晶体管 1952年:英国皇家雷达研究所第一次提出“集成电路”的设想 1958年:在美国德州仪器公司工作的Jacky Killby制造 出世界上第一块集成电路双极型晶体管集成 电路1960年:世界上成功制造出第一块MOS集成电路71.1 集成电路的发展 年份 1989年 1993 年 19

3、97年 2001年特征尺寸1.0m 0.6m 0.35m 0.18m水平标志 微米（M）亚微米（SM）深亚微米（DSM）超深亚微米（VDSM）表1 CMOS工艺特征尺寸发展进程 在新技术的推动下，集成电路自发明以来四十年，集成电路芯片的集成度每三年翻两番，而加工特征尺寸缩小 倍。这就是由Intel公司创始人之一Gordon E.Moore博士1965年总结的规律，被称为摩尔定律。8 器件结构类型 集成度 使用的基片材料 电路的功能 应用领域1.2 集成电路的分类 9按器件结构类型分类 双极集成电路：主要由双极晶体管构成 NPN型双极集成电路 PNP型双极集成电路 金属-氧化物-半导体(MOS)

4、集成电路：主要由MOS晶体管(单极晶体管)构成 NMOS PMOSCMOS(互补MOS)双极-MOS(BiMOS)集成电路：同时包括双极和MOS晶体管的集成电路为BiMOS集成电路，综合了双极和MOS器件两者的优点，但制作工艺复杂10集成度：每块集成电路芯片中包含的元器件数目按集成度分类类 别 数字集成电路 模拟集成电路MOS IC双极ICSSI 102100 2000 300ULSI107109GSI 109按晶体管数目划分的集成电路规模 11 单片集成电路：它是指电路中所有的元器件都制作在同一块半导体基片上的集成电路 在半导体集成电路中最常用的半导体材料是硅，除此之外还有GaAs等 混合集

5、成电路：厚膜集成电路 薄膜集成电路按使用的基片材料分类12 数字集成电路(Digital IC)：它是指处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。模拟集成电路(Analog IC)：它是指处理模拟信号(连续变化的信号)的集成电路，通常又可分为线性集成电路和非线性集成电路：线性集成电路：又叫做放大集成电路，如运算放大器、电压比较器、跟随器等。非线性集成电路：如振荡器、定时器等电路。数模混合集成电路(Digital-Analog IC)：例如数模(D/A)转换器和模数(A/D)转换器等。按电路的功能分类13v标准通用集成电路：通用集成电路是指不同厂家都在同时

6、生产的用量极大的标准系列产品。这类产品往往集成度不高，然而社会需求量大，通用性强。v专用集成电路：根据某种电子设备中特定的技术要求而专门设计的集成电路简称ASIC，其特点是集成度较高功能较多，功耗较小，封装形式多样。按应用领域分类14v“自底向上”（Bottom-up）“自底向上”的设计路线，即自工艺开始，先进行单元设计，在精心设计好各单元后逐步向上进行功能块、子系统设计直至最终完成整个系统设计。在模拟IC和较简单的数字IC设计中，大多仍采用“自底向上”的设计方法。v“自顶向下”（Top-down）其设计步骤与“自底向上”步骤相反。设计者首先进行行为 设计；其次进行结构设计；接着把各子单元转换

7、成逻辑图 或电路图；最后将电路图转换成版图。1.3 集成电路设计步骤15VLSI数字IC的设计流图 模拟IC的设计流图 16 全 定 制 方 法（Full-Custom Design Approach）半 定 制 方 法（Semi-Custom Design Approach）1.4 集成电路设计方法17全定制IC：硅片没有经过加工，其各掩模层都要按特定电路的要求进行专门设计适用于要求得到最高速度、最低功耗和最省面积的芯片设计 版图设计时采用人工设计，对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小设计周期长，设计成本高，适用于性能要求极高或批量很大的产品，模拟电路一、全定制方法18二、半定

8、制方法半定制的设计方法分为门阵列（GA：Gate Array）法和门海（GS：Sea of Gates）；标准单元（SC:Standard Cell）法；积木块（BB：Building Block Layout）；可编程逻辑器件（PLD：Programmable Logic Device)设计法。19门阵列是指在一个芯片上把形状和尺寸完全相同的单元排列成阵列，每个单元内部含有若干器件，单元之间留有高度固定的布线通道。门海设计技术是把由一对不共栅的P管和N管组成的基本单元铺满整个芯片（除I/O区外），基本单元之间无氧化隔离区，布线通道不确定，宏单元连线在无用器件区上进行。门阵列法和门海20 门阵

9、列法设计流程图 21门阵列方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。不足：设计灵活性较低；门利用率低；芯片面积浪费。门海方法的设计特点：门利用率高，集成密度大，布线灵活，保证布线布通率。不足：仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用。22 1）标准单元法 概念：从标准单元库中调用事先经过精心设计的逻辑单元，并排 列成行，行间留有可调整的布线通道，再按功能要求将各内部单 元以及输入/输出单元连接起来，形成所需的专用电路。芯片布局：芯片中心是单元区，输入/输出单元和压焊块在芯片四 周，基本单元具有等高不等宽的结

10、构，布线通道区没有宽度的限 制，利于实现优化布线。标准单元法和积木块法23SC 法设计流程与门阵列法相似，但有若干基本的不同点：(1)在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准单元法则转换成标准单元库中所具有的标准单元。(2)门阵列设计时首先要选定某一种门复杂度的基片，因而门阵列的布局和布线是在最大的门数目、最大的压焊块数目、布线通道的间距都确定的前提下进行的。标准单元法则不同，它的单元数、压焊块数取决于具体设计的要求，而且布线通道的间距是可变的，当布线发生困难时，通道间距可以随时加大，因而布局和布线是在一种不太受约束的条件下进行的。(3)门阵列设计时只需要定制部分掩膜版，而

11、标准单元设计后需要定制所有的各层掩膜版。24与门阵列法相比，标准单元法有明显的优点：(1)芯片面积的利用率比门阵列法要高。芯片中没有无用的单元，也没有无用的晶体管。(2)可以保证100的连续布通率。(3)单元能根据设计要求临时加以特殊设计并加入库内，因而可得到较佳的电路性能。(4)可以与全定制设计法相结合。在芯片内放入经编译得到的宏单元或人工设计的功能块。标准单元法也存在不足：(1)原始投资大：单元库的开发需要投入大量的人力物力；当工艺变化时，单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时间内能适应技术发展的单元库是一个突出问题。(2)成本较高：由于掩膜版需要全部定制，芯片的

12、加工也要经过全过程，因而成本较高。只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。25 2）积木块法(BB)又称通用单元设计法。与标准单元不同之处是：第一，它既不要求每个单元（或称积木块）等高，也不要求等宽。每个单元可根据最合理的情况单独进行版图设计，因而可获得最佳性能。设计好的单元存入库中备调用。第二，它没有统一的布线通道，而是根据需要加以分配。通用单元法示意图 26BB 单元：较大规模的功能块（如ROM、RAM、ALU或模拟电路单元等），单元可以用GA、SC、PLD或全定制方法设计。BB布图特点：任意形状的单元（一般为矩形或“L”型）、任意位置、无布线通道。BB 方法特点：较大的

13、设计自由度，可以在版图和性能上得到最佳的优化。布图算法发展中：通道不规则，连线端口在单元四周，位置不规则。27可编程逻辑器件设计方法概念：用户通过生产商提供的通用器件自行进行现场编程和制造，或者通过对“与”、“或”矩阵进行掩膜编程，得到所需的专用集成电路器件名“与”矩阵“或”矩阵 输出电路PROM固定 可编程 固定PLA可编程 可编程 固定PAL可编程 固定 固定GAL可编程 固定 可由用户组态四种简单PLD器件的比较 281.5 电子设计自动化技术概论 随着IC集成度的不断提高，IC规模越来越大、复杂度越来越高，采用CAD辅助设计是必然趋势。第一代IC设计CAD工具出现于20世纪60年代末7

14、0年代初，但只能用于芯片的版图设计及版图设计规则的检查。第二代CAD系统随着工作站(Workstation)的推出出现于80年代。其不仅具有图形处理能力，而且还具有原理图输入和模拟能力。如今CAD工具已进入了第三代，称之为EDA系统。其主要标志是系统级设计工具的推出和逻辑设计工具的广泛应用。29工作站平台上的主流EDA 软件简介：1）Candence EDA 软件Candence公司为IC设计者提供了丰富的设计工具，包括：数字系统模拟工具Verilog-XL；电路图设计工具Composer；电路模拟工具Analog Artist；射频模拟工具Spectre RF；版图编辑器Virtuoso L

15、ayout；布局布线工具Preview；版图验证工具Dracula等 302）Synopsys EDA 软件 Synopsys公司在EDA业界以它的综合工具而称著。Synopsys倡高层设计，使用该公司的综合工具，现今已有八成的ASIC是由高层设计的，它支持VHDL全集，允许概念级验证，可以自动生成特定艺的门级网表。Synopsys公司2002年合并了Avant！公司之后，拥有了一系列深亚微米ASIC设计的专业化工具，包括优秀的模拟工具Hspice，使得底层设计能力得到了提升。313）Mentor EDA 软件具有EDA全线产品，包括：设计图输入；数字电路设计工具；模拟电路分析工具；数/模混合

16、电路分析工具；逻辑综合工具；故障分析模拟工具；PCB设计；ASIC设计与校验；自动测试矢量生成（ATPG）；系统设计工具；数字信号处理（DSP）工具；FPGA设计等。324）Zeni EDA 软件 九天（Zeni）系统是熊猫（Panda）系统的改进版。熊猫系统是我国在80年代后期自主开发的面向全定制和半定制大规模集成电路而设计的，具有可支持10万元件规模设计能力的大型集成电路计算机辅助设计系统。九天（Zeni）系统包含3个子系统，覆盖了集成电路设计的主要过程，包括：基于语言的和基于图形的设计输入，各个级别的设计正确性的模拟验证（ZeniVDE）；交互式的物理版图设计（ZeniPDT）；版图正确

17、性验以及CAD数据库（ZeniVERI）。33 Silvaco公司的EDA软件包括了工艺计算机辅助设计TCAD（TCAD：Technology Computer Aided Design）和基于PDK（Process Design Kits）的定制IC CAD设计流程所需要的所有工具。其中TCAD产品使得器件工程师可以通过基于物理的仿真来进行设计和预测半导体器件的制作及性能，具有一个易于使用、模块化的平台。该产品中的工艺仿真系统Athena提供半导体工艺的仿真，用于模拟半导体材料的注入、扩散、刻蚀、淀积、光刻、氧化以及硅化等过程。器件仿真系统Atlas提供半导体器件的电气、光学和热学特性的仿真

18、，用于MOS器件、双极型器件、HEMT、HBT、Laser、VCSEL、LED、CCD等多种器件的仿真和建模。IC CAD产品提供了与Hspice完全兼容的模拟电路仿真器SmartSpice；基于谐波平衡的仿真器SmartSpice RF；Expert版图编辑器以及Guardian DRC、LVS和LPE物理验证工具等。书中涉及的集成电路工艺和前端设计仿真都是基于该工具软件的。5）Silvaco EDA 软件 34受到IC制造工艺极限条件和具体工艺要求的限制，IC版图设计在移交制造厂家前必须进行一系列的版图验证，以保确芯片的成品率。版图数据基本验证有：设计规则检查（DRC）：最小线宽、最小图形间距、最小接触孔尺寸、栅和源漏区的最小交叠等。电气规则验证（ERC）：检测有没有电路意义的连接错误，如短路、开路、孤立布线、非法器件等，介于设计规则与行为级分析之间，不涉及电路行为。电路与版图一致性验证（LVS）：从版图提取出的电路网表与从原理图得到的网表进行比较，检查两者是否一致。主要用于保证进行电路功能和性能验证之前避免物理设计错误。集成电路版图验证简介 35