《计算机组成原理自测试题一.pdf》由会员分享，可在线阅读，更多相关《计算机组成原理自测试题一.pdf（134页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、计算机组成原理自测试题一.填空题（每小题3分，共18分。1.2000年，超级计算机的最高浮点运算速度达到A._ _亿次/秒，我国的B.一号超级计算机浮点运算速度达到3840亿次/秒，成为C.之后第三个拥有高速计算机的国家。2.按IEEE754标准，一个浮点数由A.,阶码E,尾 数M三个域组成。其中阶码E的值等于指数的B.一,加上一个固定C._。3.闪速存储器能提供高性能，低功率，高可靠性，以及A.一 能力，为现有的B.体系结构带来了巨大的变化，因此作为C.一用于便携式电脑中。4.并行处理技术已成为计算机技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式：A.一 并 行
2、，B._ _并行，C.一 并 行。5.为了解决多个A._ _同时竞争总线B._ _,必须具有C._ _部件。6.重写型光盘分A.一 和B.一 两种，用户可对这类光盘进行C.一 信息。二.（10分）设x=+15,y=-13,用带求补器的原码阵列乘法器求乘积xxy=?并用十进制数乘法进行验证。三.（11分）四位运算器框图如图A1.1所示，A L U为算术逻辑单元，A和B为三选一多路开关，预先已通过多路开关A的S W门向寄存器RI,R 2送入数据如下：Ri=0101,R2=1010.寄存器B R输出端接四个发光二极管进行显示。其运算过程依次如下：图 A1.I(1)RI(A)+R 2(B)-*B R(
3、1 0 1 0);(2)R 2(A)+R i(B)f B R(H H);(3)RI(A)+RI(B)-B R(I O I O);(4)R 2(A)+R 2(B)-B R(l l l l);(5)R 2(A)+B R(B)-B R(1 1 1 1);(6)R i(A)+B R(B)-B R(1 0 1 0);试分析运算器的故障位置与故障性质(“1”故障还是“0”故障)，说明理由。四 .(1 0分)用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。五 .(1 0分)下表列出p e n t i u m机的9种寻址方式名称及有关说明，请写出对应寻址方式有效地址E的计算方法。Pe n t i u
4、 m机寻址方式序 号寻址方式名称说 明(1)立 即操作数在指令中(2)寄存器操作数在某寄存器中，指令给出寄存器号(3)直 接D i s p为偏移量(4)基 值B为基值寄存器(5)基 值+偏移量(6)比例变址+偏移量I为变址寄存器，S为比例因子(7)基值+变址+偏移量(8)基值+比例变址+偏移量(9)相 对P C为程序计算器六 .(1 1分)图A 1.2所示的C P U逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM最大容量为1 6 38 4字(字 长1 8位)，数据存储器DM最大容量是6 5 5 36字(字长1 6位)。各寄存器均有“打入”(Rs)“送 出(R u t)控制命
5、令,但图A 1,2中未标出。BUS,BUS?图 A l.2（1）指出下列寄存器的位数：程序计数器P C,指令寄存器I R,累加器ACo、A C i,通用寄存器RoR 3,指令存储器地址寄存器IA R,指令存储器数据存储器ID R,数据存储器地址寄存器D A R,数据存储器数据寄存器DDR。（2）设机器指令格式为17 13 12 0OPX加法指令可写为“ADD X（R）”,其功能是（AC。）+（Ri）+X）-A g淇中（但）+X）部分通过寻址方式指向数据存储器DM。现取R为R.olW,ADD指令的指令周期流程图，写明“数据通路”和相应的微操作控制信号。七 .（10分）画出PCI总线结构框图，说明
6、HOST总线，PCI总线，LAGACY总线的功能。八 .（10分）何谓SCSI?若设备的优先级依次为CD-ROM,扫描仪，硬盘，请用SCSI进行配置，画出配置图。九 .（10分）试推导磁盘存储器读写一块信息所需的总时间公式。计算机组成原理自测试题一答案一.填空题I.A.1 0 0 0 02.A.符号位S3.A.瞬间启动4.A.时间5.A.主设备6.A.磁光盘B.神威B.真值eB.存储器B.空间B.控 制 权 1B.相光盘 C.美国，日本C.偏移量C.固态盘C.时间并行+空间C.总线仲裁C.随机写入，擦除或重写-解：设最高位为符号位，输入数据为冈康=0 1 1 1 1 y 原=1 1 1 0 1
7、因符号位单独考虑，尾数算前求补器输出值为：|y =1 1 0 1乘积符号位运算：x()y()=0 1 =1尾数部分运算：1 1 1 1X 1 1 0 11 1 1 10 0 0 01 1 1 11 1 0 0 0 0 1 1经算后求补器输出，加上乘积符号位，得原码乘积值 x x y 原=111000011换算成二进制真值 x x y =(-11000011)2 =(-19 5)i o十进制数乘法验证：x x y =15 x(-13)=-19 5三.解：运算器的故障位置在多路开关B,其输出始终为R i 的值。分析如下:(1)RI(A)+R 2(B)=1010,输出结果错;R 2(A)+R 1(B
8、)=H 11,结果正确,说明 R 2(A),R|(B)无错：R i(A)+R i(B)=1010,结果正确,说明R i(A),R i(B)无错。由此可断定ALU 和 BR无错;(4)R 2(A)+R 2(B)=11U,结果错。由于 R 2(A)正确，且 R 2(A)=1010,本应 R 2(B)=1010,但此时推知R 2(B)=0101,显然，多路开关B有问题;(5)R 2(A)+B R(B)=1111,结果错。由于 R 2(A)=1010,B R(B)=1I11,但现在推知 B R(B)=0101,证明开关B输出有错；(6)R i(A)+B R(B)=1010,结 果 错。由于 R i(A
9、)=0101,本应 B R(B)=1111,但现在推知B R(B)=0101,仍证明开关B出错。综上所述，多路开关B输出有错。故障性质：多路开关B输出始终为0101。这有两种可能：一是控制信号B S o,B S i 始终为0 1,故始终选中寄存器R i；二是多路开关B电平输出始终嵌在0101上。四.解：假 设(1)存储器模块字长等于数据总线宽度;(2)模块存取一个字的存储周期等于T：(3)总线传送周期为T；(4)交叉存储器的交叉模块数为m.。交叉存储器为了实现流水线方式存储，即每经过1时间延迟后启动下一模快，应满足T=m g (1)交叉存储器要求其模快数2 m,以保证启动某模快后经过m T时间
10、后再次启动该模快时，它的匕次存取操作已经完成。这样连续读取m个字所需要时间为ti=T+(m-1)T=m T+m T-T=(2m-1)T(2)故 存 储 器 带 宽 为1/ti=l/(2m-l)T(3)而顺序方式存储器连续读取m个字所需时间为t2=mT=m2x T(4)存储器带宽为W2=l/t2=l/m2x T(5)比较(3)和(5)式可知，交叉存储器带宽帖大于顺序存储器带宽构。五 .解(3)E=Disp(4)E=(B)(5)E=(B)+Disp(6)E=(I)xS+Disp(7)E=(B)+(I)+Disp(8)E=(B)+(I)xS+Disp(9)指令地址=(PC)+Disp六 .解(1)P
11、C=14 位，IR=18 位ACo=ACi=16 位，RoR:，=16 位IAR=14 位，IDR=18 位DAR=16 位，DDR=16 位(2)加法指令“ADD X(Ri)”是一条隐含指令，其中一个操作数来自AC.另一个操作数在DM中，其地址由通用寄存器的内容(R i)加上指令格式中的X量值决定。其指令周期流程图画于图A1.3中，相应的微程序控制信号标在框图外面。PCout,lARin读 IM,IDRinIDRout,I RinRjout,Xout,+.AClinACiout.DARin读 D M,DDRinACoout(BUSi),+DDRout(BUS2),ACiin图AL3七.解：P
12、CI总线结构框图如图A 1.4所示:PCI设备HOST 桥PCI/LAGACY 总线桥PCI设备LAGACY总线 PCI总线PCI/PCI 桥图 Al.4HOST总线：该总线又称CPU总线，系统总线，主存总线等，它不仅连接主存，还可连接多个CPU。PCI总线：连接各种高速的PCI设备。PCI设备可以是主设备，也可以是从设备或兼而有之。系统中允许有多条PCI总线。它们可以使用HOST桥与HOST总线相连，也可以使用PCI/PCI桥与已知HOST桥连接的PCI总线相连。从而得已扩充整个系统的PCI总线负载能力。LAGACY总线：可以是ISA,EISA,MCA等这类性能较低的传统总线，以便充分利用市
13、场上现有的适配器卡，支持中，低 速I/O设备。A.解：s c s i是“小型计算机系统接口”的简称，它是一个智能化的并行I/O标准接口，可以混接各种磁盘，光盘，磁带机，打印机，扫描仪以及通信设备，最多可连接16个设备，支 持16位数据传输。数据传输率为48MB/S。它首先应用于M acintosh和Sun平台上，后来发展到工作站,网络服务器和pentium系统中，并成为ANSI标准。所给四种设备的SCSI配置如图A1.5所示:（HBA内也有终端器）图 A1.5九.解：设读写一块信息所需总时间为T,平 均 找 道 时 间 为 平 均 等 待 时 间 为t”读写一块信息的传输时间为3,则有T=ts
14、+tL+tm假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，则数据传输率D=rN个字/秒。又假设每个数据块的字数为n,一旦读写磁头定位在该块始端，就能在路弋(n/rN)秒的时间中传输完毕。h是磁盘旋转半周的时间，t产(l/2 r)秒，由此可得：T=Q+(l/2r)+(n/rN)秒。计算机组成原理自测试题二填 空 题 （每小题3分，共 1 8 分。1 .移码表示法主要用于表示A.数的阶码E,以便于比较两个B.的大小和C.操作。2 .双端口存储器和多模块交叉存储器属于A.一一存储器结构.前者采用B.技术，后者采用C.技术。3 .堆栈是一种特殊的数据寻址方式，它采用A.原理.按结构不同，分为B.堆
15、栈和C._堆栈。4 .流水C P U 中的主要问题是A._相关,B._相关和C._相关，为此需要采取相应的技术对策，才能保证流水线畅通而不断流。5 .总线仲裁部件通过采用A.策略或B.策略，选择其中一个主设备作为总线的下一次主方，接管C.一 权。6.显示适配器作为C RT 和 C PU 的接口，由A.存储器，B.控制器，ROM BIOS三部分组成。先进的C._ _ 控制器具有D._ _ _ 加速能力。.(1 0 分)设仅卜卜=X().X1 X2 Xn,求证：(1 )X=Xo+1 2 x 2 (2)x/2 补=X().Xo X X2.Xn=l三.（1 1 分）假设有如下器件:2 片 741 8
16、1 A L U,4片 74L S 3 74正沿触发8 D 寄存器,2 片74L S 3 73透明锁存器，4 片三态输出八缓冲器（74L S 2 40）,一片8 X 8 直接补码阵列乘法器（M UL）,其乘积近似取双倍字长中高8 位值，一片8+8 直接补码阵列除法器（D IV）,商为8 位字长。请设计一个8 位字长的定点补码运算器，它既能实现补码四则算术运算，又能实现多种逻辑运算。四.（1 0 分）设存储器容量为3 2 字，字长64位，模块数m =4,分别用顺序方式和交叉方式进行组织.若存储周期T =2 0 0 n s,数据总线宽度为64位，总线传送周期T=5 0 n s,问：顺序存储器和交叉存
17、储器带宽各是多少？五.（1 0 分）一种二地址RR型，RS 型指令结构如下所示6 位 4 位 4 位 1 位 2 位 1 6位0 P源寄存器目标寄存器IXD （偏移量）其中源寄存器，目标寄存器都是通用寄存器，I 为间接寻址标志位，X 为寻址模式字段.D为偏移量字段.通过I,X,D 的组合，可构成一个操作数的寻址方式，其有效地址E的算法及有关说明列于下表：寻址方式IX有效地址E 算法说明(1)00 0E=DD为偏移量(2)00 1指令地址=（PC）+DP C 为程序计数器(3)01 0E=(Rx)+DRx 为变址寄存器请写出表中6 种寻址方式名称，并说明主存中操作数的位置。(4)11 1E=(R
18、)R 为通用寄存器(5)10 0E=(D)(6)01 1E=(Rb)+DRb 为基址寄存器六.(1 1 分)某 1 6位机运算器框图如图A 2.1 所示，其中A L U 为加法器，SA,SB为锁存器,4 个通用寄存器的读/写控制信号如下表所示：读控制 写控制RRA oRA i选择RRA oRA i选择100Ro100Ro101Ri101Ri110R 2110R2111R3111Ra0XX不读出0XX不写入图 A 2.1(1)请设计微指令格式(只考虑控制字段)。(2)“A D D Ro,Ri”指令完成(Ro)+(Ri)-R,的操作，画出微程序流程图。七.(1 0 分)某磁盘存储器的转速为3 0
19、0 0 转/分，共 有 4个记录面，每亳米5道，每道记录信息为1 2 2 8 8 B,最小磁道直径为2 3 0 m m,共有2 7 5 道.问：(1)磁盘存储器的存储容量是多少？(2)最大位密度，最小位密度是多少？(3)磁盘数据传输率是多少？(4)平均等待时间是多少？(5)给出一个磁盘地址格式方案。J I.(1 0 分)图 A 2.2 所示为单级中断结构，它要求C P U 在执行完当前指令时转而对中断请求进行服务.现假设：T D C 为查询链中每个设备的延迟时间，T A,T B,T C 分别为设备A,B,C 的中断服务程序所需的执行时间，T S,T R 为保存现场和恢复现场所需时间.试问：就这
20、个中断请求环境来说，该系统在什么情况下达到中断饱和？注意：“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令一定要执行完毕，设主存工作周期为T M。图 A 2.2九.(1 0 分)某彩色图形显示器，屏幕分辨率为6 4 0 X 4 8 0,共有4 色、1 6 色、2 5 6 色、6 5 5 3 6色等四种显示模式。(1)请给出每个像素的颜色数m和每个像素占用的存储器的比特数n 之间的关系。(2)显示缓冲存储器的容量是多少？(3)若按照每个像素4种颜色显示，请设计屏幕显示与显示缓冲存储器之间的对应关系。计算机组成原理自测试题二答案填空题1.A.浮 点B.指数 C.对阶2.A.并
21、行 B.空间并行 C.时间并行3.A.先进后出 B.寄存器 C.存储器4.A.资源 B.数据 C.控制5.A.优 先 级B.公平 C.总线控制6.A.刷新 B.显 示C.显 示D.图形二.（1）证：当 x 2 0 时，xo=O,x补=0.X X2Xn=Z x*2=Xi=l当 X0 时,Xo=l,x补=1.X X2.Xn=2+XX=l.XjX2.Xn-2=-1+0.XjX2.Xn=-1+Z Xi2Ti=l综合上述两种情况，可得出：X=X o+Xi2-1=1（2）证：因为 x=-x0+Z Xi2T,所以/=!x/2=-x“2+（Z Xi2）/2=-殉+x，2+（Z Xi2“）/2=-殉+工 Xi2
22、-=q/t i =2 5 6 /(3.5 x 1 0 )=7 3 x 1 0 (位/S)五.解：(1).直接寻址，操作数在有效地址E=D的存储单元中(2).相对寻址(3).变址寻址，操作数在E=(R x)+D 的存储单元中(4).寄存器间接寻址，通用寄存器的内容指明操作数在主存中的地址(5).间接寻址，用偏移量做地址访主存得到操作数的地址指示器，再按地址指示器访主存的操作数，因此间接寻址需两次访问主存.(6).基值寻址，操作数在E=(R b)+D 的存储单元中.六.解：(1)微指令格式如下：1 2 位 1 2 位 1 1 11 1 1其中L DSA,L DSB为锁存器打入信号,日示为SB清零信
23、号R R AQR AIW W AQAJL DSAL DSBS p f A L U 跖 f A L UCL Rp字段 下址字段SB-ALU为 SB送原码控制信号品 A L U 为 SB送反码控制信号为公操作标志信号(2)A DD指令的微程序流程图如图A 2.4所示图 A 2.4七.解(1)每道记录信息容量=1 2 2 8 8 字节每个记录面信息容量=2 7 5 X 1 2 2 8 8 字节共有4 个记录面，所以磁盘存储器总容量为4X 27 5X 1228 8 字 节=135168 00 字节(2)最高位密度。按最小磁道半径R 计 算(R,=115m m):D.=1228 8 字节/2 i t R
24、产 17 字节/m m最低位密度D2按最大磁道半径R?计算R2=R,+(27 5/5)=115+55=17 0m mD2=1228 8 字节/2 n 比=11.5 字节/m m(3)磁盘数据传输率r =3000/60=50 周/秒N =1228 8 字节(每道信息容量)C=r x N =50 x 1228 8 =614400 字节/秒(4)平均等待时间=l/2r =1/2X 50=1/100秒=10毫秒(5)本地磁盘存储器假设只有一台，所以可不考虑台号地址。有 4 个记录面，每个记录面有27 5个磁道。假设每个扇区记录1024个字节，则需要1228 8 字节/1024字 节=12个扇区。由此可
25、得如下地址格式：14 6 5 4 3 0柱 面（磁道）号盘 面（磁头）号扇 区 号八.解：假设执行一条指令的时间也为TM则中断处理过程和各个时间段如图A 2.5 所示当三个设备同时发出中断请求时，依次分别处理设备C,B,A的时间如下:tc=2TM+TD C+TS+TC+TRtB=2TM+2TD C+TS+TB+TRtA=2TM+3TD C+TS+TA+TR处理三个设备所需的总时间为T=tc+tB+tA图 A 2.5因此达到中断饱和的最小时间为T,即中断极限频率为f =1/T.九.解：（1）在图形方式中，每个屏幕上的像素都由存储器中的存储单元的若干比特指定其颜色。每个像素所占用的内存位数决定于能
26、够用多少种颜色表示一个像素。表示每个像素的颜色数m和每个像素占用的的存储器的比特数n 之间的关系由下面的公式给出：n=log2m（2）显示缓冲存储器的容量应按照最高灰度（65536色）设计。故容量为：640 X 48 0 X （l o g265536）/8=614400 字节-615KB（3）因同一时刻每个像素能选择4 种颜色中的一种显示，故应分配给每个像素用于存储显示颜色的内容比特为n=log2m=log24=2图 A 2.6 给出了屏幕显示与显示缓冲存储器之间的一种对应关系。屏幕上水平方向连续的四个像素共同占用一个字节的显示存储器单元。随着地址的递增，像素位置逐渐右移，直至屏幕最右端后，返
27、回到下一扫描线最左端。依此类推，直到屏幕右下角。屏幕上的每一计算机组成原理自测试题三.填 空 题（每小题3分，共18分）。1.直接使用西文键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的A.编码，汉字B.,C.一 码等三种不同用途的编码。2.多个用户共享主存时、系统应提供A.。通常采用的方法是B._ _保护和C.保护,并用硬件来实现。3.多媒体CPU是带有A._ _技术的处理器，它是一种B.技术，特别适用于C.处理。4.衡量总线性能的重要指标是A._ _,它定义为总线本身所能达到的最高B.一 速率。PC I总线的总线带宽可达C.o5.光盘是多媒体计算机不可缺少的外存设备
28、。按读写性质分，光盘有A.,B.,C.一 型三类光盘。6.D M A技术的出现，使得A.可以通过B.一 直接访问C.一 另 时，C PU可以继续执行程序。.（10分）设由S,E,M-:个域组成的一个32位二进制字所表示的非零规格化数x,其表示为 X=（-1）SX（1.M）X2E-128问：它所能表示的规格化的最大正数，最小正数，最大负数，最小负数是多少？三.（11 分。设 X=Xm X 2Xe,Y=Ym X 2Ye（1）写出浮点数四则运算的基本公式；（2）画出浮点运算器的逻辑结构图，并简要说明。四.（10分）CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数 为10
29、0次，已知cache存取周期为50ns,主存存取周期为250ns.求（1）cache/主存系统的效率。（2）平均访问时间。五.（10分）一台处理机具有如下指令格式2位 6位 3位 3位XOP源寄存器目标寄存器地 址格式表明有8位通用寄存器（氏度1 6位），X指定寻址模式，主存实际容量为2 5 6 k字。（1）假设不用通用寄存器也能直接访问主存中的每一个单元，并假设操作码域OP=6位，请问地址码域应分配多少位？指令字长度应有多少位？（2）假设X=11时，指定的那个通用寄存器用做基值寄存器，请提出一个硬件设计规戈I，使得被指定的通用寄存器能访问1M主存空间中的每一个单元。六.（11分）图A3.1所
30、示为双总线结构机器的数据通路，IR为指令寄存器，P C为程序计数 器（具有自增功能），M为主存（受R/W信号控制），A R为主存地址寄存器，D R为数据缓冲寄存器。A L U由加减控制信号决定完成何种操作。控制信号G控制的是一个门电路。另外，线上标注有控制信号，例 如Y i表示Y寄存器的输入控制信号，Ri。示寄存器R i的输出控制信号。未标注的线为直通线，不受控制。现 有“ADD R2.Ro”指令完成(RO)+(R 2)-Ro的功能操作。请画出该指令的指令周期流程图，并列出相应的微命令控制信号序列。假设该指令的地址已放入PC 中。AJA线B总线图 A3.1七.(1 0 分)总线的一次信息传送过
31、程大致分哪儿个阶段？若采用同步定时协议，请画出读数据的同步时序图。/I.(1 0 分)刷新存储器(简称刷存)的重要性能指标是它的带宽。实际工作中，显示适配器的几个功能部分要争取刷存的带宽。假设总带宽50%用于刷新屏幕，保 留 50%带宽用于其他非刷新功能。(1)若显示工作方式采用分辨率为1024x768,颜色深度为3 B,刷新频率为7 2 HZ,计算刷存总带宽应为多少？(2)为达到这样高的刷存带宽，应采取何种技术措施？九.(10分)请在下表中第二列、第三列填写简要文字对CISC和 RISC的主要特征进行对比。比 较 内 容CISCRISC(1)指令系统(2)指令数目(3)指令格式(4)寻址方式
32、(5)指令字长(6)可访存指令(7)各种指令使用频率(8)各种指令执行时间(9)优化编译实现(10)程序源代码长度(11)控制器实现方式(12)软件系统开发时间计算机组成原理自测试题三答案.填空题L A.输入2.A.存储保护3.A.M M X4 .A.总线带宽5 .A.只读6 .A.外围设备B.内码B.存储区域C.字模C.访问方式B.多媒体扩展结构C.图象数据B.传输 C.2 6 4 M B/SB.一次 C.重写B.DMA控制器 C.内存二.解：(1 )最大正数X=1+(1-2-23)X2127(2 )最小正数01 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1
33、1 1 1 1 1 1 1 1 1 1X=1.0 x 2-1 2 800 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0(3)最小负数11 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1X=-1+(1-2-23)X2127(4 )最大负数X=-1.0 x 2-1 2 810 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0三.解(1)浮点数四则运算基本公式:力 口 法：X+Y=(Xm2X
34、e-Y e+Ym)X 2Y e(X e W Y e)减法：X-Y=(Xm 2X e-Y e-Ym)X 2:(X Q Y e)乘法：XXY=(XmXYm)X 2X e+Y e除法：X+Y=(X m+Y m)X 2 X 6 Ye(2)浮点运算器的逻辑结构图如图A 3.2所示。图A 3.2为浮点运算器的结构图。输入数据总线输出数据总线图 A 3.2该运算器由两个相对独立的定点运算器组成。阶码部件只进行加、减操作，实现对阶（求阶差）和阶码加减法操作（E|E 2）。尾数部分可进行加、减、乘、除运算，并与阶码部件协同完成对阶和规格化等功能。尾数的加、减由加法器完成，尾数乘除由高速乘除部件完成。寄存器M1,
35、M2，M和积商寄存器本身具有移位功能，以便完成对阶和规格化等操作。四.解：(1 )命中率 H =Nc/(Nc +Nm)=1 9 0 0/(1 9 0 0+1 0 0)=0.9 5主存慢于 c a c h e 的倍率 r =t m /t c =2 5 0 n s /5 0 n s =5访问效率 e =1 /r+(l-r)H =1 /5+(l-5)x 0.9 5 =83.3%(2 )平均访问时间 t a =t c/e =5 0 n s/0.833=60 n s五.解：（1 ）因为2 1 8=2 5 61 x-2nx移 +y移=2n+x+2n+y=2n+(2n+(x+y)=2+x+y移又 M 补=2
36、n+l+yx+yfr=2n+x+2n+l+y=2计i+(2，(x+y)即x+yk=冈移+y补 (mod 2n+l)三.解：-y=1.0010被除数减 y0.100111011.0010余数为负左移加 y1.10111101 Qo=O1.01111010.1110余数为正左移减 y0.0101101 0=Q=10.1011011.0010余数为负左移加 y1.110101 Q2=O1.101010.1110余数为正左移减 y0.10001 0=Q3=11.00011.0010余数为正0.0 0 1 1 0=Q4=1故得 商 Q=QO.Q,Q2Q3Q4=0.1 0 1 1余数 R =0.0 0 0
37、 0 0 0 1 1四.解：r =t t c =4 /.t c =t m/4 =5 0 n se=l/r+(l-r)h =l/4+(l-4)X0.9 8 t a=t c/e =tc X 4-3 X0.9 8 =5 0 X 1.0 6 =5 3 n s五.解：(1)该指令格式可定义1 6 种不同的操作，立即寻址操作数的范围是-1 2 8 -+1 2 7(2)绝对寻址(直接寻址)E =A基值寻址 E=(Rb)+A相对寻址 E=(P C)+A立即寻址 D=A变址寻址 E=(Rx)+A(3)由于E=(R b)+A,R b=1 4 位，故存储器可寻址的地址范围为(1 6 3 8 3+1 2 7)(1 6
38、 3 8 3-1 2 8)(4)间接寻址时，寻址范围为6 4 K,因为此时从主存读出的数作为有效地址(1 6位 o(5)间接寻址至少两次访问内存才能取出数据，延缓了指令执行速度。(2)“A D D (R J (R2)+”指令是SS型指令，源操作数的地址在R 操作数在主存，所以是R i 间接寻址。目的操作数也在主存，由 R 2 间接寻址，但 R 2 的内容要加1 进行修改。指令周期流程图如下：（P C）今M A R 送当前指令地址到M A R（设当前指令地址已在PC 中）七.答：分五个阶段：请求总线，总线仲裁，寻 址（目的地址），信息传送，状态返回（或7V.解：（1）有效存储区域=1 6.5 -
39、1 1 =5.5 （c m）因为道密度=4 0 道/c m,所以4 0 X5.5 =2 2 0 道，即 2 2 0 T 圆柱面（2）内层磁道周长为 2“R =2 X3.1 4 X1 1 =6 9.0 8 （c m）每道信息量=4 0 0 位/c m X 6 9.0 8 c m =2 7 6 3 2 位=3 4 5 4 B每面信息量=3 4 5 4 BX2 2 0 =7 5 9 8 8 0 B磁盘总容量=7 5 9 8 8 0 BX1 0 =7 5 9 8 8 0 0 B（3）磁盘数据传输率D,=r N ,N为每条磁道容量，N=3 4 5 4 Br为磁盘转速，r=2 4 0 0 转/6 0 秒=
40、4 0 转/秒D r =r N =4 0 X3 4 5 4 B=1 3 8 1 6 B/S（4）采用定长数据块格式，直接寻址的最小单位是一个记录块（一个扇区）,每个记录块记录固定字节数目的信息，在定长记录的数据块中，活动头磁盘组的编址方式可用如下格式：1 6 1 5 1 4 8 7 4 3 0台 号柱 面（磁道）号盘 面（磁头）号扇区号此地址格式表示有4台磁盘，每台有1 6 个记录面，每面有2 5 6 个磁道，每道有1 6 个扇区。（5）如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上，因为不需要重新找道，数据读/写速度快。九.解：求解表格如下所示。F I F O 算法只是依序将页面
41、在队列中推进，先进先出，最先进入队列的页面由C 页框推出（被替换掉）。从表中看出命中两次，故命中率为1 8.2%。当 F I F O 算法结合L R U 算法时，当命中后不再保持队列不变，而是将这个命中的页面移到a 页框.从表中看出命中3 次，从而使命中率提高到2 7.3%。页面访问序列01242302132命中率F I F O 算法a012443021332/1 1=1 8.2%b0122430211c011243022命中命中F I F O 算法+L R U 算法a012423021323/1 1=2 7.3%b0124230213c011423021命中命中命中计算机组成原理自测试题五.
42、填 空 题（每小题3 分，共 1 8 分）1 .Ca c h e是一种A.存储器，是为了解决C PU和主存间速度不匹配而采用的一项重要的硬件技术。现发展为B.一 体系；C._分设体系。2 .串联堆栈与存储器堆栈的区别是，前者一般不需要A._,操作时堆栈的顶部保持不动，数据则B.,而后者采用C.的方法。3.C PU从 A.取出一条指令并执行这条指令的时间和称为指令周期，由于各种指令的操作功能不同，各种指令的指令周期是B.,但在流水C P U 中要求做到C.。4 .当代流行的标准总线内部结构包含数据传送总线，A.总线，B.总线，C.一 线。5 .每一种外设都是在自己的A.控制下进行工作，而 A 则
43、通过B.和 C.一 相连，并受C 控制。6.S CS I 是 A.I/O 接口，I EEE 1 3 9 4是 B.I/O 接口，它们是两个最具权威和发展前景的C.技术。二.二 分）设有浮点数x=2.5 x o.（m o o i l,y=2 3 x（-o.l i2 il、iO当 C；+|=l 时，S j=S i+0 0 1 1 并产生C+1当 C i+i=0 时，S i=S i+1 1 0 1 J根据以上分析，可画出余三码编码的十进制加法器单元电路如图A 5.3所示。X3 Yi3 Xj2 Yi2 Xj Yji Xio Yjo图 A 5.3四.存储器的总容量为16 K x i 6位=2 5 6 K
44、位，所以用RAM芯片为4 K位，故芯片总数为2 5 6 K 位/4K 位=6 4 片。(2)由于存储单元数为16 K,故地址长度为14位(设A 13 A 0)。芯片单元数为1K则占用地址长度为10位(A 9 A 0)。每一组16位(4片，共16组，组与组间译码采用4：16译码。组成框图如图A 5.4所示。A9Ao图 A 5.4 D 5-DOCS15 CS2 CSi CSo4:16译码器A13 A12 Ail A io(3)采用异步刷方式，在2 m s时间内分散地把芯片6 4行刷新一遍，故刷新信号的时间间隔为2 m s/6 4=31.2 5 n s,即可取刷新信号周期为30g s五.解：(1)第
45、一种指令是单字长二地址指令，R R型；第二种指令是双字长二地址指令R S型，其 中S采用基址寻址或变址寻址，R由源寄存器决定；第三种也是双字二地址指令，R S型，其中R由目标寄存器决定，S由2 0位地址(直接寻址)决定。(2)处理器完成第一种指令所花的时间最短，因为是RR型指令，不需要访问存储器。第二种指令所花的时间最长，因为是R S型指令，需要访问存储器，同时要进行寻址方式的变换运算(基址或变址)，这也要时间。第二种指令的执行时间不会等于第三种指令，因为第三种指令虽也访问存储器，但节省了求有效地址运算的时间开销。(3)根据已知条件：M O V(O P)=0010101 S T A(O P)=
46、01I011 L D A(O P)=H 11条，将指令的十六进制格式转换成二进制代码且比较后可知：(F0F1)H(3C D 2)H指令代表L D A指令，编码正确，其含义是把主存(13C D 2)H地址单元的内容取至15号寄存器。(2 8 5 6)H代表M O V指令，编码正确，含义是把6号源寄存器的内容传送至5号目标寄存器。(6 FD 6)H是单字长指令，一定是M O V指令，但编码错误，可改正为(2 8 D 6)H(1C 2)H是编码错误，可改正为(2 8 C 2)H,代表M O V指令。六.解：(1)P C=14 位 IR=18 位 A C O =A C 1=16 位 R 0 R 3=1
47、6 位L A R=14 位 ID R=18 位 D A R=16 位 D D R=16 位(2)加法指令“A D D X(R i)”是一条隐含指令，其中一个操作数来自A C。.另一个操作数在D M中，其地址由通用寄存器的内容(R i)加上指令格式中的X量值决定。其指令周期流程图画于图A 5.5中，相应的微程序控制符号标在框图外面。T取指ID R f IRRi+IR(X)-ACiAC i-DARDM-DDR执行ID R o u t ,IR i nR i o u t ,Xo u t ,+,A C l i nA C l o u t ,D A R i n读 D M,D D R i nA C()o u
48、t(B US i),+D D R o u t (B US 2),A C i i nACo+DDRf AC图A5.5七。解：设读写一块信息所需总时间为T,平均找道时间为ts，平均等待时间为te，读写一块信息的传输时间为，贝IJ T=ts+te+tm假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒，又假设每块的字数为n,因而一旦读写定位在该块始端，就能在tm-(n/rN)秒的时间中传输完毕。te是磁盘旋转半周的时间，te=(l/2 r)秒。由此可得：T=ts+(l/2 r)+(n/rN)(秒)人 解：所有参与本次竞争的各主设备将其竞争号C N取反后打到A B线上，以实现
49、“线或 逻 辑。A B线上低电平表示至少有一个主设备的C M为1；A B线上高电平表示所有主设备的C N i为0。竞争时C N与A B逐位比较，从最高位(b7)至最低位(b o)以一维菊花链方式进行。只有上一位竞争得胜者Wi+i位 为1,且C N i=l,或CNi=0并A B i为高电平时，才使W i位为1。但Wi=0时，将一直向下传递，使其竞争号后面的低位不能送上A B线。竞争不过的设备自动撤除其竞争号。在竞争期间，由于W位输入的作用，各设备在其内部的C N线上保留其竞争号并不破坏A B线上的信息。由于参加竞争的各设备速度不一致，这个比较过程反复(自动)进行，才有最后稳定的结果。竞争期的时间
50、要足够，保证最慢的设备也能参与竞争。九.解(1)图A5.3中的主要电路是一个环形脉冲发生器，它采用循环移位寄存器形式。当清零信号五不使触发器C4置“1”时，门3打开，第一个正脉冲。通过门3使触发器CiC3清“0”。第一个正脉冲下降沿使C4由1变0,第二个正脉冲上升沿使CiC3变 为1 00,第三、第四个正脉冲上升沿使CiC3变 为1 1 0、1 1 1,如图A5.6所示。C3变1时，其状态反映到C4的D端，第四个正脉冲后沿时C4置1,门3复又打开，第五个正脉冲通过门3又将CiC3清0。于是下一个循环再度开始。T4是四个等间隔输出节拍脉冲(脉宽1 00ns),其译码逻辑表达式为:T|=C|C2,