计算机组成原理期末复习.pdf

《计算机组成原理期末复习.pdf》由会员分享，可在线阅读，更多相关《计算机组成原理期末复习.pdf（36页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、练习一：1.第 1 题下面哪个标志触发器是CPU是否受理中断或者批准中断的标志A.准备就绪的标志(RD)B.允许中断触发器(El)C.中断请求触发器(IR)D.中断屏蔽触发器(IM)标准答案：D2.第 5 题下面磁盘存储器的技术指标与转速无关的是()A.平均存取时间B,平均等待时间C.平均找道时间D.数据传输率标准答案：C3.第 10题若磁盘的转速提高一倍，则 一。A.平均存取时间减半B.平均找道时间减半C.平均等待时间减半D.存储密度可以提高一倍标准答案：C4.第 16题以下四种类型的二地址指令中，执行时间最短的是一。A.RR 型B.RS 型C.SS 型D.SR 型标准答案：A5.第 18题

2、若 x 补=0.11010:10,贝 Ij x 原=。A.1.0010101B.1.0010110C.0.0010110D.0.1101010标准答案：D6.第 19题下列不属于浮点加法的流水段？A.对阶B.阶码相加C.尾数加减D.规格化及舍入处理标准答案：B7.第 20题在 cache的下列映射方式中，无 需 考 虑 替 换 策 略 的 是。A.全相联映射B.组相联映射C.段相联映射D.直接映射标准答案：D8.第 21题计 算 机 操 作 的 最 基 本 时 间 单 位 是。A.时钟周期B.指令周期C.CPU周期D.微指令周期标准答案：A9.第 26题下列关于直接寻址方式操作数所在位置的说法

3、正确的是。A.操作数在指令中B.操作数在寄存器中C.操作数在内存中D.操作数地址在内存中标准答案：C10.第 29题下列关于寄存器间接寻址方式操作数所在位置的说法正确的是（）oA.操作数在指令中B.操作数在寄存器中C.操作数地址在寄存器D.操作数地址（主存）在指令中标准答案：C11.第 2 题假定用若干个1K 4 位 DARM芯片组成一个8K 8 位存储器，总共需要 片 DRAM芯片;地址线中需要 位作为芯片的选择。标准答案：16、312.第 3 题数的真值变成机器码时有四种表示方法，分别是。标准答案：原码、反码、补码、移码13.第 4 题在相对寻址方式中，操作数的有效地址等于 的内容加上指令

4、中的形式地址D。标准答案：程序计数器（或 PC）14.第 6 题某指令格式结构如下所示，操作码O P可指定 条指令。标准答案：6415.第 7 题运算器的数据通路如下图所示，该运算器中存在多组相斥性的微操作，指出其中任意的两组:和.标准答案：R、L 和 V,+、-和 M（或者 R1-X,R2-X 和 R3-X；或者 R1-Y,R2-Y 和 R3-Y；以上每组只写2 个也给分）16.第 8 题用 8 位（含 符 号 位）补 码 表 示 整 数，能表示的最大正整数和最小负整数分别是和。标准答案：+127、-12817.第 9 题在浮点数运算时，尾数结果要规格化，则规格化的补码负尾数应为形如 的形式

5、。标准答案：l.Oxxx18.第 11题三级存储系统是由、和辅助存储器组成的。标准答案：高速缓冲存储器（cache）、主存储器19.第 12题计算机的硬件包括：运算器、适配器、输入输出设备。标准答案：控 制 器、存储器20.第 13题若 x=01001011,y=10001011,则逻辑异运算 xAy=。标准答案：1100000021.第 14题设有补码为1.011010,则它所表示的定点纯小数真值（2 进制形式）为。标准答案：-0.10011022.第 15题为 了 使 C P U 能受理新的中断源发出中断请求，中断服务子程序在返回前一定要执行指令。在中断接口电路中，控制是否允许设备发出中断

6、请求的触发器是。标准答案：开中断，EI23.第 17题在总线的三种集中式仲裁方式中，优 先 级 固 定 的 是;效 率 最 高 的 是。标准答案：链 式 查 询 方 式，独立请求方式24.第 22题主存有1024个数据块（B0B1023）,cache有 8 行（L0L7）,现采用全相联的地址映射方式，则第200号数据块可映射到cache的 行。标准答案：所有的2 5.第 23题流水线中有三类数据相关冲突：写后读(RAW)相关；读后写(W AR)相关；写后写(WAW)相关。下面程序中存在 数据相关。(有不止一个的情况下要都写出)1)II,R2,R3；(R2)-(R3)-RISUB R12)12

7、ADD RI,R4,R I；(R4)+(R I)f R l标准答案：写后读、写后写26.第 24题计算机系统是一个由硬件、软件组成的多级层次结构，它通常由、一般机器级、汇编语言级和高级语言级组成。标准答案：微程序设计级、操作系统级27.第 28题菊花链式查询方式的主要缺点是，离中央仲裁器越远的设备，获得总线控制权的几率就越 标准答案：低28.第 32题对存储器的要求是容量大，速度快，成本低。为了解决这方面的矛盾，计算机采用多级存储体系结构，即使用。标准答案：高速缓冲存储器(cache)、主存储器和辅助存储器29.第 33题主存有256个数据块，cache有 8 行，若采用直接映射方式，则主存第

8、222块可映射到cache第 一 行(行 从 0 开始编号)。标准答案：630.第 36题如下图所示，这是一个二维中断系统，中断屏蔽触发器(im)标 志 为“1”时，表 示 cp u 对该级的所有设备的中断请求进行屏蔽。若 cpu现执行设备c 的中断服务程序，im2、im l、imO的状态；如果cpu执行设备h 的中断服务程序,im2、im l、im0的状态是。标准答案：1、1、1,0、0、13 1.第 27题(2010-2011学年第1 学期计算)考虑一个单片磁盘，它有如下参数：旋转速率是7200转/分，一面上的磁道数是30000,每道扇区数是6 0 0,找道时间是每横越百条磁道花费1ms。

9、1)平均找道时间是多少？2)平均旋转延迟时间是多少？(也即平均等待时间)3)一扇区的传送时间是多少？(注意指的是数据传送时间)标准答案：解.1)150ms；2)4.165ms；3)13.9 ms3 2.第 34题某采用交叉方式编址的存储器容量为64字，存储模块数为8,每个模块8 个字，起始地址为 000000,存储周期为200ns,总线传送周期为50ns。问：1)地址为101000的字在哪一个存储模块？2)某程序需要连续读出地址为101000101111的 8 个字，求所需的时间。标准答案：解：1)根据地址的后三位0 0 0,可知在M 0 块2)t=T+(m-1)maxT/m,T =200+7

10、 X 50=550ns3 3.第 38题已知cache存储周期4 0 n s,主存存储周期200ns,cache/主存系统平均访问时间为5 0 n s,求cache的命中率是多少(保留4 位小数)？并求出该cache/主存系统的效率。标准答案：解:1)由 ta=h*tc+(l-h)*tm 可得h=(tm-ta)/(tm-tc)=(200-50)/(200-40)=0.93752)cache/主存系统的效率 e=tc/ta=40/50=80%34.第 39题CPU执行某段程序，其中在cache中完成存取的次数为6600次，在主存中完成存取的次数为 4 0 0,己知cache和主存的存取周期分别为

11、60ns、300ns,求 cache的命中率(保留4 位小数)和平均访问时间(保留2 位小数)。标准答案：解:1)cache 的命中率 h=Nc/(Nc+Nm)=6600/(6600+400)=0.94292)平均访问时间 ta=h*tc+(l-h)*tm=60*0.9429+300*0.0571=73.70ns35.第 40题设机器字长为8 位(运算时为9 位)，已知二进制数x=-101101,y=100110,用变形补码(双符号位)计算x+y和 x-y,同时指出运算结果是否溢出。标准答案：36.第 25题冯.诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？标准答案：答：冯.诺依

12、曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序(指令序列)存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。37.第 30题什么是同步定时，异步定时？比较它们的优缺点。标准答案：答：(1)同步定时，事件出现在总线上的时刻由总线时钟信号来确定，其特点是采用了公共时钟。异步定时，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上，其特点是不需要统一的公共时钟信号，总线周期的长度是可变的。（2）同步定时方式具有较高的传输频率，但不适合存取时间差别大的

13、功能模块之间的通信。异步定时方式可靠性高，适用于存取时间不同的功能模块之间的通信，但传输效率较低。3 8.第 31题目前的计算机系统中通常所采用的多级存储器体系结构是什么？并简述各级存储器承担的职能。标准答案：答：目前的计算机系统中通常所采用的多级存储器体系结构是：高速缓冲存储器（cache）、主存储器和外存储器。各级存储器承担的职能各不相同。其中cache主要强调快速存取，以便使存取速度和CPU 的运算速度相匹配；外存储器主要强调大的存储容量，以满足计算机的大容量存储要求；主存储器介于cache与外存之间，要求选取适当的存储容量和存取周期,使它能容纳系统的核心软件和较多的用户程序。3 9.第

14、 35题简述DRAM存储器刷新操作的两种方式。标准答案：答：刷新操作有两种刷新方式：（1）集中式刷新：DRAM利用一段固定时间，依次对存储器所有行逐行刷新一遍，在此期间停止对存储器的访问。（2）分散式刷新：每一行的刷新插入到正常的读/写周期之中，即每隔一段时间刷新一行，刷新时同样不准访问存储器。4 0.第 37题计算机的运算器有哪三种总线结构?简述它们的特点。标准答案：答：计算机的运算器有单总线、双总线和三总线三种总线结构。分别具有以下特点：1）单总线结构的运算器：同一时间总线上只能有一个操作数，主要缺点是操作速度慢，优点是只控制一条总线，控制电路简单。2）双总线结构的运算器：两个操作数同时在

15、总线上，同时送A L U,提高了操作速度，并增强了数据传送的灵活性，但结果仍不能直接送到总线上，需放入输出缓冲器中。3）三总线结构的运算器：克服了单总线和双总线的多步操作的缺点，若操作数不需要修改,通过旁路器直接把数据从总线2 传送到总线3 而不经过A L U,大大提高了速度。练习二：6.第 16题以下四种类型的二地址指令中，执行时间最长的是一。A.RR 型B.RS 型C.SS 型D.SR 型标准答案：C7.第 17题浮点加法运算中，尾数求和的结果是01.001100（补码），如下规格化处理正确的是。A.右 规 1 位，结果为00.100110B.左 规 1 位，结果为11.011010C.左

16、 规 1 位，结果为10.011010D.左规2 位,结 果 为 00.110100标准答案：A8.第 28题通用寄存器属于一部分。A.运算器B,控制器C.存储器D.I/O 接口标准答案：A1 0.第 31题微程序控制器中，机器指令与微指令的关系是一。A.每一条机器指令由一条微指令来执行B.一段机器指令组成的程序可由一条微指令来执行C.每一条机器指令由一段用微指令编成的微程序来解释执行D.一条微指令由若干条机器指令组成标准答案：C1 1.第 1 题计算机系统是一个由硬件、软件组成的多级层次结构，它通常由、操作系统级、汇编语言级和高级语言级组成。标准答案：微程序设计级、一般机器级14.第 4 题

17、浮点加法运算中，尾数求和的结果是11.1110101（补码），则在其后进行的规格化处理后尾数是（补码）。标准答案：11.010100015.第 5 题某 CPU微程序控制器控存容量为512X20位，需要分别根据O P字段和ZF条件码进行分支转移，则 P 字段和后继地址字段应分别为 和 位。标准答案：_ 2 _,9_16.第 7 题若 x=01001011,y=10001011,则逻辑加运算 x+y=。标准答案：1100101118.第 12题定点8 位字长的字，采用补码形式表示8 位的二进制整数，可表示的数范围为o标准答案：-128-+12719.第 14题已知条件同上题，地址为(O B1F)

18、16的存储单元所在DRAM芯片的所有存储单元中，最小地址是。标准答案：(0800)162 2.第 20题某采用交叉方式编址的存储器容量为32字，存储模块数为4,存储周期为200ns，总线传送周 期 为 5 0 n s,某 程 序 需 要 连 续 读 出 地 址 为 1000 1 0 1 1的 4 个 字，则所需时间为。标准答案：350ns2 4.第 24题在总线的三种集中式仲裁方式中，响应速度最快的是;对询问链的电路故障很敏感的是标准答案：独立请求方式、链式查询方式2 9.第 32题cache地址映射方式，方式命中率最高但比较电路很复杂，而 方式比较电路与cache容量大小无关，适合于大容量c

19、ache。标准答案：全 相 联 映 射，直接映射3 0.第 33题主存有8 个数据块(编号为0 7),cache有 4 行(编号为。4),现采用2 路组相联地址映射方式，则第4 号数据块可映射到cache的第 行(若有不止1 行需全部列出)。标准答案：0 或 者 131.第 34题cpu执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为2 0 0,已知cache存取周期为5 0 n s,主存为250ns,求 cache/主存系统的效率和平均访问时间。标准答案：解：1)cache 的命中率 h=Nc/(Nc+Nm)=3800/(3800+200)=0.95平均访问时间 t

20、a=h*tc+(l-h)*tm=50*0.95+250*0,05=60ns2)cache/主存系统的效率 e=tc/ta=50/60=83.3%32.第 35题已知x=0.1001和用变形补码计算x+y和 x-y,同时指出运算结果是否溢出。标准答案：解：x=0.1001 y=-0.1111X补=00.1001,Y补=11.0001,-Y补=00.1111X+Y补=00.1001+11.0001=11.1010 无溢出X+Y=-0.0110X-Ylb=00.1001+00.1111=01.1000 溢出X-Y=+1.1000 13 4.第 39题X=2-10X(-0.100011),Y=2-11

21、X(-0.110101),设阶为 5 位(包括 2 位阶符)，用补码表示，尾数为8 位(包 括 2 位尾符)，用补码表示，按浮点运算方法，求 X-Y的值，运算过程阶和尾数均用双符号进行，舍入采用就近舍入法。标准答案：解：冈浮=11110,11.011101M 浮=11101,ii.o o io ii却 浮=11101,00.110101。操作数检查两数都非0对阶 E=Ex+-Ey=11110+00011=00001可见A E=1将 My 右移 1 位，y浮=11110,11.100101(1)尾数相加11.011101+00.011010(1)11.110111(1)结果规格化x-y浮=111

22、10,11.110111(1)左规 2 位x-y浮=11100,11.011110舍入处理不用舍入判溢出X-Y的阶符是1 1,没溢出最终的结果为：x-y=2-100 x(-0.100010)3 5.第 40题设存储器容量为64M字，字长128位，模块数m=8,采用交叉方式进行组织。存储周期T=160ns,数据总线宽度为128位，总线传送周期T=40ns。假设连续读取8 个字。交叉存储器的带宽是多少？如果其它条件不变，总线传送周期提速到T=1 0 n s,则交叉存储器的带宽是多少？标准答案：解：信息总量：q=128位X8=1024位交叉存储器读出n=8个字的时间是：tl=T+(n-l)maxT/

23、m,T=160+7x40=4.4xl0-7(s)交叉存储器带宽是：Wl=q/tl=10244-(4.4X10)=232.7X107(位/S)(2)交叉存储器读出8 个字的时间变为是：t2=T+(n-1)maxT/m,r=160+7x20=3xl0-7(s)交叉存储器带宽是：Wl=q/tl=10244-(3X10)=341.3X107(位/S)3 8.第 23题什么是溢出？简述双符号位的判溢出方法。标准答案：答：在运算过程中出现大于字长绝对值得现象，称 为“溢出”。双符号位的判溢出是用模4补码扩大表数范围，使运算结果-1WA+B1时，小数点左边两位的状态总是相同的。当运算结果A+Bc-l或 A+

24、B21时，小数点左边两位的状态为SnSn=10或 0 1,此时为溢出的情况。4 0.第 37题集中式总线仲裁方式有哪三种，其特点是什么？标准答案：答：(1)链式查询方式。离中央仲裁器最近的设备具有最高优先权，离总线控制器越远，优先权越低。优点是所需传输线少，便于更改和扩充；缺点是对询问链的电路故障很敏感，优先级固定。(2)计数器定时查询方式。计数器的初值也可用程序来设置，这可以方便地改变优先次序，但这种灵活性是以增加线数为代价的。优先次序可灵活变动。独立请求方式。响应速度快，对优先次序的控制灵活。当然，这种灵活性同样是以增加更多的线数为代价的。练习三：6.第 26题程序计数器属于 部分。A.控

25、制器B.运算器C.存储器D.I/O 接口标准答案：A8.第 30题下列各项中，是异步传输的特点。A.需要应答信号B.各部件的存取时间比较接近C.总线周期的长度不可变D.统一的公共时钟信号标准答案：A9.第 31题下列各项中，是同步传输的特点。A.需要应答信号B.各部件的存取时间比较接近C.总线长度较长D.总线周期长度可变标准答案：B1 0.第 37题某 cpu微程序控制器控存容量为256X20位，分别根据。p 字段、z f条件码和c 条件码进行分支转移，。P 字段有4 位，则 p 字段和后继地址字段应分别为一位。A.3 和 8B.6 和 9C.3 和 9D.6 和 8标准答案：A1 3.第 3

26、 题线性k 级指令流水线，有 n 条指令流过，加速比为。标准答案：nk/（n+k-l）1 4.第 4 题DMA采用三种传送方式，即：停止CPU访问内存方式、方式和 方式。标准答案：_ 周期挪用，_DMA与 CPU交替访内一1 5.第 7 题某采用多模块交叉方式编址的存储器容量为3 2 字，存储模块数为4,则地址为10110的字位于第 号模块内的第 号 字（模块号和字号都是从。开始编号的）。标准答案：2,51 8.第 11题CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它常常用若干个 来表示，而后者又包含有若干个时钟周期。标准答案：CPU周 期（或机器周期）2 0.第 17题总线是构成

27、计算机系统的互联机构，是多个 之间进行 的公共通路。标准答案：系统功能部件、数据传送2 3.第 20题存储器的刷新操作有集中式刷新和分散式刷新两种方式，后者把每一行的刷新插入到正常的读/写周期之中，如下图所示，现有一 256Kx8 位 的 DRAM芯片，其存储体结构中，每行256X 8 个存储元，如单元刷新间隔不超过8 m s,其平均行刷新时间t=ms。（取最接近计算值的0.5ms的整数倍）标准答案：7.52 5.第 22题C P U 从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个时钟周期。标准答案：_ 指 令 周 期，CPU周期2 6.第 23题磁盘的最

28、小寻址单位是。标准答案：扇区2 8.第 25题接口部件在它动态联结的两个功能部件间起着 和 的作用，以便实现彼此之间的信息传送。标准答案：缓 冲 器、转换器3 0.第36题某计算机的存储器系统采用LI、L2 Cache和主存3级分层结构，访问第一级命中率95%,访问第二级时命中率5 0%,其余50%访问主存，假定访问LI Cache需要1个时钟周期，访问L2 Cache和主存分别需要10个和100个时钟周期。平均需要 个时钟周期。标准答案：3.73 1.第16题一台有3个盘片的磁盘组，共有4个记录面，转速为6000转/分，盘面有效记录区域的外直径 为30cm,内直径为20cm,内层位密度为30

29、0位/m m,磁道密度为8道/m m,盘面分为16个扇区，每个扇区有1024个字节。计算盘组的非格式化容量和格式化容量。标准答案：解：最内圈磁道周长：2X3.14X10=62.8(cm)=628(mm)每个记录面的磁道数：K=(300-200)+2X8=400(道)所以，盘组非格式化的容量为：CN=4 X 400 X 628 X 300=301440000(b)=37680000(B)=36797(KB)=36(MB)盘组格式化的容量为：C=4X 400X 1024X 16=25600(KB)=25(MB)3 4.第34题某指令流水线有取指(IF)、译 码(ID)、执 行(EX)、访 存(M

30、E M)和写回寄存器堆(WB)5个过程段，各功能段所用的时间分别为120ns、80ns、90ns、100ns和60ns。今有40条指令流过此流水线，试求流水线的时钟周期和加速比(保留2位小数)。标准答案：解：流水线的时钟周期 T=max120,80,90,100,60)=120ns加速比 C=(40X(120+80+90+100+60)/(5+40-1)*120=3.413 7.第29题冯诺依曼型计算机主要由哪几个功能部件组成？简述它们的主要功能。标准答案：答：冯诺依曼型计算机的硬件主要有：1)运算器，主要功能是进行加、减、乘、除等算术运算，除此之外，还可以进行逻辑运算，因此通常称为ALU(算

31、术逻辑运算部件)；2)存储器，其功能是存储程序和数据信息；3)控制器，向计算机各部件发出控制信息的部件，其功能：控制指令的读出、解释和执行、中断事件的处理等；4)输入/输出(I/。)设备，其功能是输入程序和有关的数据，输出计算机的有关信息及运算结果等；5)适配器：其作用相当于一个转换器，它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。3 9.第38题试谈谈什么是存储系统的高速缓冲存储器(C ache),画 出“主存-Cachew这一存储层次与CPU连接的结构框图。标准答案：答：高速缓冲存储器是介于CPU与主存之间的用于存放当前最活跃的程序块和数据的高速、小容量的存储器。练习四:4

32、.第14题下列关于立即寻址方式操作数所在位置的说法正确的是。A.操作数在指令中B.操作数在寄存器中C.操作数地址在寄存器D.操 作 数 地 址（主存）在指令中标准答案：A5.第19题计 算 机 系 统 是 一 个 由 硬 件、软 件 组 成 的 多 级 层 次 结 构，由 下 至 上 各 层 级 分 别是A.微程序设计级、一般机器级、B.一般机器级、微程序设计级、C微程序设计级、一般机器级、D.一般机器级、微程序设计级、汇编语言级、操作系统级、操作系统级、操作系统级、汇编语言级、汇编语言级、汇编语言级、操作系统级、高级语言级高级语言级高级语言级高级语言级标准答案：C1 0.第35题为了便于实现

33、多级中断，保存现场信息最有效的方法是采用A.通用寄存器B.堆栈C.存储器D.外存标准答案：B14.第4题DMA采用三种传送方式，即：停 止CPU访问内存方式、方式和 方式。标准答案：_ 周期挪用，_DMA与CPU交替访内_15.第5题在DMA控制器与CPU分时使用内存的三种方法中，方式不需要总线使用权的申请、建立和归还过程，对CPU而言，如透明玻璃一般，没有任何感觉或影响，因此乂被称为“透 明 的DMA”，在这种方式下，CPU既不停止主程序的运行，也不进入等待状态，是一种高效的工作方式，但相应的硬件逻辑也更加复杂。标准答案：DMA与CPU交替访内2 0.第16题若x=0100101：L,x的

34、逻 辑 非=标准答案：101101002 7.第28题DMA采用三种传送方式：即：停 止CPU访问内存方式、方 式 和DMA与CPU交替访内方式。标准答案：_ 周期挪用2 8.第32题CPU执行一段程序时，cache完成存取的次数为1800次，主存完成存取的次数为100,已知cache存取周期为50ns,主存为250ns,cache/主存系统的效率为。标准答案：82.6%3 0.第 38题某采用多模块交叉方式编址的存储器容量为3 2 字，存储模块数为4,则地址为10110的字位于第 号模块内的第 号字(模块号和字号都是从0 开始编号的)。标准答案：2,53 1.第22题设阶码5 位(包 含 2

35、 位符号位)，尾数9 位(包 含 2 位符号位)，都为补码表示，采用。舍1 入，计算X-Y,舍入采用就近舍入法。X=2-101 X(-0.1001011)Y=2-011 X 0.0101011标准答案：解：冈浮=11011,11.0110101M 浮=11101,oo.oioioiiM浮=11101,li.io io io i o 操作数检查两数都非0对阶A Elb=Exb+-Eyb=11011+00011=11110可见 E=-2将 Mx 右移 2 位,冈 浮=11101,11.1101101(01)尾数相加相减11.1101101(01)+11.101010111.1000010(01)结

36、果规格化x-y=11101,11.1000010(01)左 规 x-y7?=11100,11.0000100(1)舍入处理(用就近舍入法)得x-y浮=11100,11.0000101(注意 11.0000100的真值是：-0.1111011 ，按 0 舍 入，变-0.1111011,转回补码为 11.0000101)判溢出X+Y和 X-Y的阶符都是1 1,都没溢出最终的结果为：x-y=2-100 x(-0.1111011)3 3.第 36题存储器容量为32M字，字长64位，模块数m=8,分别用顺序方式和交叉方式进行组织。存储周期T=100ns,数据总线宽度为64位，总线周期T=20ns。问顺序

37、存储器和交叉存储器的带宽各是多少？(取读出8 个字为例进行计算)标准答案：解：信息总量：q=64位 X8=512位顺序存储器和交叉存储器读出8 个字的时间分别是：t2=mT=8xl00ns=8xl0-7 tl=T+(m-1)maxT/mj=100+7x20=2.4x10-7(s)顺序存储器带宽是：W2=q/t2=5124-(8X10)=64X107(位/S)交叉存储器带宽是：Wl=q/tl=512-?(2.4X10)=213X107(位/S)3 6.第 11题试谈谈什么是存储系统的高速缓冲存储器(C a ch e),画 出“主存-Cache,这一存储层次与CPU连接的结构框图。标准答案：答：高

38、速缓冲存储器是介于CPU与主存之间的用于存放当前最活跃的程序块和数据的高速、小容量的存储器。3 8.第 23题什么叫“软件与硬件的逻辑等价性”，并举例说明。标准答案：随着大规模集成电路技术的发展和软件硬化的趋势，计算机系统的软、硬件界限已经变得模糊了。任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成,也可以由软件来完成。这就叫“软件与硬件的逻辑等价性”。例如原来通过编制程序实现的整数乘除法指令，现在改为直接由硬件完成。4 0.第 37题冯诺依曼型计算机主要由哪几个功能部件组成？简述它们的主要功能。标准答案：答：冯诺依曼型计算机的硬件主要有：1)运算器，主要功能是进行加

39、、减、乘、除等算术运算，除此之外，还可以进行逻辑运算，因此通常称为ALU(算术逻辑运算部件)；2)存储器，其功能是存储程序和数据信息；3)控制器，向计算机各部件发出控制信息的部件，其功能：控制指令的读出、解释和执行、中断事件的处理等；4)输入/输出(I/O)设备，其功能是输入程序和有关的数据，输出计算机的有关信息及运算结果等；5)适配器：其作用相当于一个转换器，它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。练习五：2.第 5 题下列各项中，是异步传输的特点。A.需要应答信号B.各部件的存取时间比较接近C.总线周期的长度不可变D.统一的公共时钟信号标准答案：A3.第 8 题下列各

40、项中，是同步传输的特点。A.需要应答信号B.各部件的存取时间比较接近C.总线长度较长D.总线周期长度可变标准答案：B4.第 15题程序计数器属于 部分。A.控制器B.运算器C.存储器D.I/O 接口标准答案：A5.第 16题为了便于实现多级中断，保存现场信息最有效的方法是采用一。A.通用寄存器B.堆栈C.存储器D.外存标准答案：B6.第 20题存储器的刷新操作有集中式刷新和分散式刷新两种方式，后者把每一行的刷新插入到正常的读/写周期之中。现有一 12818位 的 DRAM芯片，其存储体结构中，每行2568个存储元,采用分散式刷新，如下图所示，如存储器读/写周期为0.5 U S,单元刷新间隔不超

41、过8ms,其平均行刷新时间t=mso（取最接近计算值的0.5ms的整数倍）A.8B.15.5C.31D.62.5标准答案：B8.第 29题下列关于寄存器间接寻址方式操作数所在位置的说法正确的是。A.操作数在指令中B.操作数在寄存器中C.操作数在内存中D.操作数地址在指令中标准答案：C1 0.第 32题cpu在每个 周期后响应dma请求。A.时钟B.指令C.存储D.总线标准答案：B1 5.第 7 题在 DMA控制器与CPU分时使用内存的三种方法中，方法具有控制简单的优点，适用于数据传输率很高的设备进行成组传送，但在这种DMA传送过程中，CPU基本处于不工作状态，在外围设备传送两个数据的间隔中空闲

42、出的许多存储周期不能被CPU利用。标准答案：停止CPU访问内存1 6.第 9 题DRAM需要进行定期的刷新，其刷新操作有 和CPU在较长一段时间内不能访存。标准答案：集中式刷新、分散式刷新1 8.第 13题接口部件在它动态联结的两个功能部件间起着 和间的信息传送。标准答案：缓 冲 器、转换器1 9.第 14题C P U 从主存取出一条指令并执行该指令的时间叫做来表示，而后者又包含有若干个时钟周期。标准答案：_ 指 令 周 期，CPU周期22.第 22题DMA采用三种传送方式：即：停 止 CPU访问内存方式、替访内方式。标准答案：一周期挪用23.第 23题磁盘的最小寻址单位是。标准答案：两种方式

43、，前者会导致的作用，以便实现彼此之,它常常用若干个方式和DMA与 CPU交扇区24.第 25题按照冯 诺伊曼的思想，将解决问题的指令序列存放到存储器中，这叫。标准答案：存储程序26.第 27题在 DMA控制器与CPU分时使用内存的三种方法中，方式不需要总线使用权的申请、建立和归还过程，对 CPU 而言，如透明玻璃一般，没有任何感觉或影响，因此又被称为“透明的DMA”，在这种方式下，CPU既不停止主程序的运行，也不进入等待状态，是一种高效的工作方式，但相应的硬件逻辑也更加复杂。标准答案：DMA与 CPU交替访内27.第 30题通常存储器利用三组信号线与外部打交道，这三组信号线分别是、数据线。标准

44、答案：地址线，控制线30.第 40题某计算机的存储器系统采用L l、L2 Cache和主存3 级分层结构，访问第一级命中率95%,访问第二级时命中率5 0%,其余50%访问主存，假定访问LI Cache需要1 个时钟周期，访问 L2 Cache和主存分别需要10个和100个时钟周期。平均需要 个时钟周期。标准答案：3.73 2.第 18题有一个具有22位地址和16位字长的存储器，由 512KX4位 DRAM芯片构成。问1）该存储器能存储多少个字节的信息？2）总共需要多少DRAM芯片？需要多少位地址作芯片选择？标准答案：解：（1）该存储器能存储的信息为：222x16/8=8m b。（2）（222

45、512k）X（16/4）=32（片）；采用字位同时扩展，222/512k=8,故需要3/span 位地址作为芯片选择。33.第 34题存储器容量为32M字，字长64位，模块数m=8,分别用顺序方式和交叉方式进行组织。存储周期T=100ns,数据总线宽度为64位，总线周期T=20ns。问顺序存储器和交叉存储器的带宽各是多少？（取读出8 个字为例进行计算）标准答案：解：信息总量：q=64位 X8=512位顺序存储器和交叉存储器读出8 个字的时间分别是：t2=mT=8xl00ns=8xl0-7 tl=T+（m-1）maxT/mj=100+7x20=2.4x10-7（s）顺序存储器带宽是：W2=q/t

46、2=5124-（8X10）=64X107（位/S）交叉存储器带宽是：Wl=q/tl=512-?（2.4X10）=213X107（位/S）34.第 37题某指令流水线有取指（IF）、译 码（ID）、执 行（EX）、访 存（MEM）和写回寄存 器 堆（WB）5 个过程段，各功能段所用的时间分别为120ns、80ns、90ns、100ns和 60ns。今有40条指令流过此流水线，试求流水线的时钟周期和加速比（保留2 位小数）。标准答案：解：流水线的时钟周期 T=max120,80,90,100,60=120ns加速比 C=（40X（120+80+90+100+60）/（5+40-1）*120=3.4

47、135.第 39题已知二进制数 x=2丁010X0.101011,y=2-011X 设阶为 6 位（包括 2 位阶符）,用补码表示，尾数为8 位（包括2 位数符），用补码表示，按浮点运算方法，求 x+y的值，舍入采用就近舍入法。标准答案：解：x 和 y 的浮点机器数（阶和尾数均用补码表示）冈浮=111110,00.101011 y浮=111101,11.001011 0 操作数检查两数都非0。求阶差E#=Ex|+Ey补=111110+000011=000001可见 A E=1,将 My 右移 1 位，y浮=1111位，11.100101(1)尾数相加。Mx补 00.101011+My补 11.

48、100101(1)00.010000（1）规格化处理 Mx+My 补应左规1 位，阶码减1,即 x+y 补=111101,00.100001舍入处理不需要做处理溢出检查两位阶符为11，所以无溢出。x+y=2-011X 0.1000013 6.第 11题什么叫“软件与硬件的逻辑等价性”，并举例说明。标准答案：随着大规模集成电路技术的发展和软件硬化的趋势，计算机系统的软、硬件界限已经变得模糊了。任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成,也可以由软件来完成。这就叫“软件与硬件的逻辑等价性”。例如原来通过编制程序实现的整数乘除法指令，现在改为直接由硬件完成。38.第

49、24题冯诺依曼型计算机主要由哪几个功能部件组成？简述它们的主要功能。标准答案：答：冯诺依曼型计算机的硬件主要有：1）运算器，主要功能是进行加、减、乘、除等算术运算，除此之外，还可以进行逻辑运算，因此通常称为ALU（算术逻辑运算部件）；2）存储器，其功能是存储程序和数据信息；3）控制器，向计算机各部件发出控制信息的部件，其功能：控制指令的读出、解释和执行、中断事件的处理等；4）输入/输出（I/。）设备，其功能是输入程序和有关的数据，输出计算机的有关信息及运算结果等；5）适配器：其作用相当于一个转换器，它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。39.第 35题什么是溢出？简述双

50、符号位的判溢出方法。标准答案：答：在运算过程中出现大于字长绝对值得现象，称 为“溢出”。双符号位的判溢出是用模4补码扩大表数范围，使运算结果-1WA+B1时，小数点左边两位的状态总是相同的。当运算结 果A+B-1或A+B 21时，小数点左边两位的状态为SnSn=10或0 1,此时为溢出的情况。练习六：1.第1题计 算 机 系 统 是 一 个 由 硬 件、软 件 组 成 的 多 级 层 次 结 构，由 下 至 上 各 层 级 分 别是。A.微程序设计级、一般机器级、B.一般机器级、微程序设计级、C.微程序设计级、一般机器级、D.一般机器级、微程序设计级、标准答案：C5.第18题汇编语言级、操作系