《计算机组成原理笔记.pdf》由会员分享，可在线阅读，更多相关《计算机组成原理笔记.pdf（55页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、计算机组成原理笔记河南农业大学信管学院09软件一班曹博总结！试卷 数据结构4 5 分 计算机组成原理4 5 分 操作系统35分 计 算 机 网 络 2 5 分试卷题型结构 单项选择题80分(40小题,每小题2 分)综合应用题70分计算机组成原理【考查目标】1.理解单处理器计算机系统中各部件的 微芯片上的集成管数目每3 年翻两番.处理器的处理速度每18个月增长一倍.每代芯片的成本大约为前一代芯片成本的两倍新摩尔定律 全球入网量每6 个月翻一番.数学家冯诺依曼(von Neumann)在研究EDVAC机时提出了“储存程序”的概念.以此为基础的各类计算机通称为冯诺依曼机.它有如下特点：计算机由运算器
2、，控制器,存储器，输入和输出五部分组成指令和数据以同等的地位存放于存储器内，并可按地址寻访指令和数据均用二进制数表示指令山操作码和地址码组成,操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置指令在存储器内按顺序存放机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成图中各部件的功能 运算器用来完成算术运算和逻辑运算并将的中间结果暂存在运算器内 存储器用来存放数据和程序 捽制器用来控制，指挥程序和数据的输入，运行以及处理运行结果 输入设备用来将人们熟悉的信息转换为机器识别的信息 输出设备将机器运算结果转为人熟悉的信息形式河南农业大学信管学院09软件一班曹博总结!运算器
3、最少包括3 个寄存器(现代计算机内部往往设有通用寄存器)和一个算术逻辑单元(ALU Arithmetic Logic Unit),其中 ACC(Accumulator)为 累 加 器,MQ(Multiplier-QuotientRegister)为乘商寄存器,X 为操作数寄存器，这 3 个寄存器在完成不同运算时,说存放的操作数类别也各不相同.河南农业大学信管学院09软件一班曹博总结!计算机的主要硬件指标河南农业大学信管学院09软件一班 曹博总结！(4.a)主机完成一条指令的过程以取数指令为例(4.b)主机完成一条指令的过程以存数指令为例河南农业大学信管学院09软件一班曹博总结!(二)计算机系统
4、层次结构1.计算机硬件的基本组成计算机硬件主要指计算机的实体部分，通常有运算器,控制器，存储器,输入和输出五部分.CPU是指将运算器和控制器集成到一个电路芯片中.2.计算机软件的分类计算机软件按照面向对象的不同可分两类：系统软件:用于管理整个计算机系统，合理分配系统资源，确保计算机正常高效地运行，这类软件面向系统.(包括:标准程序库,语言处理程序,OS,服务程序，数据库管理系统，网络软件)应用软件:是面向用户根据用户的特殊要求编制的应用程序，这类软件通常实现用户的某类要求.3.计算机的工作过程(1)计算机的工作过程就是执行指令的过程指令由操作码和操作数组成：操作码指明本指令完成的操作地址码指明
5、本指令的操作对象.(3)指令的读取 为了纪录程序的执行过程，需要一个记录读取指令地址的寄存器,称为指令地址寄存器，或者程序计数器.指令的读取就可以根据程序计数器所指出的指令地址来决定读取的指令，由于指令通常按照地址增加的顺序存放，故此，每次读取一条指令之后，程序计数器加就为读取下一条指令做好准备.(4)执 行 指 令 的 过 程 在 控 制 器 的 控 制 下，完成以下三个阶段任务：1)取指令阶段 按照程序计数器取出指令，程序计数器加一2)指令译码阶段 分析操作码，决定操作执行操作码所指定内容(三)计算机性能指标1.吞吐量，响应时间(1)吞吐量:单位时间内的数据输出数量.(2)响应时间:从事件
6、开始到事件结束的时间，也称执行时间.2.CPU时钟周期,主频,CPLCPU执行时间(l)C PU时钟周期:机器主频的倒数,TC(2)主频:CPU工作主时钟的频率，机器主频Rc(3)CPI:执行一条指令所需要的平均时钟周期(4)CPU执行时间：TCPU=InxCPIxTCIn执行程序中指令的总数CPI执行每条指令所需的平均时钟周期数TC时钟周期时间的长度3.MIPS,MFLOPS河南农业大学信管学院09软件一班曹博总结!(l)MIPS:(Million Instructions Per Second)Te:执行该程序的总时间=指令条数/(MIPS*)In:执行该程序的总指令数Rc:时钟周期T c
7、的到数M IPS只适合评价标量机，不适合评价向量机.标量机执行条指令，得到一个运行结果.而向量机执行一条指令，可以得到多个运算结果.(2)MFLOPS:(Million Floating Point Operations Per Second)MFLOPS=Ifh/(Tex)Ifn:程序中浮点数的运算次数MFLOPS测量单位比较适合于衡量向量机的性能.一般而言，同一程序运行在不同的计算机上忖往往会执行不同数量的指令数，但所执行的浮点数个数常常是相同的.特点：1.MFLOPS取决于机器和程序两方面，不能反映整体情况，只能反映浮点运算情况2.同一机器的浮点运算具有一定的同类可比性，而非同类浮点操作
8、仍无可比性当前微处理器的发展重点进一步提高复杂度来提高处理器性能通过线程进程级的并发性提高处理器性能将存储器集成到处理器芯片来提高处理器性能发展嵌入式处理器软件开发有以下几个特点1)开发周期长2)制作成本昂贵3)检测软件产品质量的特殊性计算机的展望一、计算机具有类似人脑的一些超级智能功能15 要求计算机的速度达10/秒二、芯片集成度的提高受以下三方面的限制 芯片集成度受物理极限的制约 按几何级数递增的制作成本 芯片的功耗、散热、线延迟计算机辅助设计C A D计算机辅助制造CAM计算机辅助工艺规划 Computer Aided Process Planning计算机辅助工程 Computer A
9、ided Engineering计算机辅助教学 Computer Assisted Instruction工业控制和实时控制网络技术应用CAPPCAEC A I科学计算和数据处理虚拟现实办公自动化和管理信息系统多媒体技术人工智能，模式识别，文字/语音识别，语言翻译，专家系统，机器人,，河南农业大学信管学院09软件一班曹博总结!二，数据的表示和运算(-)数制与编码1.进位计数制及其相互转换1)进位计数制进位计数制是指按照进位制的方法表示数，不同的数制均涉及两个基本概念:基数和权.基数:进位计数制中所拥有数字的个数.权:每位数字的值等于数字乘以所在位数的相关常数，这个常数就是权.任意一个R 进制数
10、X,设整数部分为n 位，小数部分为m 位，则 X 可表示为：X=an-lr+an-2r+-+aOr+alr+a-2r+-+a-mr(X)r=n-1 n-20-1-2-mi nl Krimi2)不同数制间的数据转换(1)二，八，十六进制数转换成十进制数利用上面讲到的公式：(N)2=gDi2i,(N)8=Di8i,(N)16=gDiT6i,进行计算.(2)十进制数转换成二进制数通常要对一个数的整数部分和小数部分分别进行处理，各自得出结果后再合并.对整数部分，一般采用除2 取余数法,其规则如下：将十进制数除以2,所得余数(0 或 1)即为对应二进制数最低位的值.然后对上次所得商除以2,所得余数即为二
11、进制数次低位的值，如此进行下去，直到商等于0 为止,最后得的余数是所求二进制数最高位的值.对小数部分，一般用乘2 取整数法,其规则如下：将十进制数乘以2,所得乘积的整数部分即为对应二进制小数最高位的值，然后对所余数的小数部分部分乘以2,所得乘积的整数部分为次高位的值，如此进行下去,直到乘积的小数部分为 0,或结果已满足所需精度要求为止.(3)二进制数,八进制数和十六进制数之间的转换八进制数和卜六进制数是从二进制数演变而来的：山 3 位二进制数组成1位八进制数；由4 位二进制数组成1位十六进制数.对一个兼有整数和小数部分的数以小数点为界，小数点前后的数分别分组进行处理,不足的位数用0 补足.对整
12、数部分将0 补在数的左侧，对小数部分将0 补在数的右侧.这样数值不会发生差错.2.真值和机器数真值:数据的数值通常以正(+)负G)号后跟绝对值来表示，称之为“真值机器数:在计算机中正负号也需要数字化，一般用。表示正号,1 表示负号.把符号数字化的数成为机器数.3.BCD码(Binary Coded Decimal以二进制编码的卜进制码)在计算机中采用4 位二进制码对每个十进制数位进行编码.4 位二进制码有16种不同的组合，从中选出10种河南农业大学信管学院09软件一班曹博总结！来表示十进制数位的09,用 0000,0001,1001分别表示0,1,9,每个数位假设校验位的个数为r,则它能表示2
13、 r个信息，用其中的一个信息指出“没有错误”，其余2r-l个信息指出错误发生在哪一位.然而错误也可能发生在校验位，因此只有k=2r-l-r个信息能用于纠正被传送数据的位数，也就是说要满足关系：2rk+r+l3)CRC 校验码(Cyclic Redundancy Check 循环冗余校验)P144CRC校验码一般是指k 位信息之后拼接r 位校验码.关键问题是如何从k 位信息方便地得到 r 位校验码，以如何从位k+r信息码判断是否出错.将带编码的k 位有效信息位组表达为多项式：式 C i中为0 或 1.若将信息位左移r 位,则可表示为多项式M(x).xr.这样就可以空出r 位，以便拼接r 位校验位
14、.CRC码是用多项式M(x).xr除以生成多项式G(x)所得的余数作为校验码的.为了得到r 位余数,G(x)必须是什1位.设所得的余数表达式为R(x),商为Q(x).将余数拼接在信息位组左移r 位空出的r 位上，就构成了 CRC码，这个码的可用多项式表达为：M(x)xt4-R(x)=Q(x)G(x)+R(x)+R(x)=Q(x)G(x)+R(x)+R(x)=Q(x)G(x)因此，所得CRC码可被G(x)表示的数码除尽.河南农业大学信管学院09软件一班曹博总结！将收到的CRC码用约定的生成多项式G(x)去除，如果无错，余数应为0,有某一位出错，余数不为0.(二)定点数的表示和运算1.定点数的表示
15、1)无符号数的表示无符号数就是指正整数，机器字长的全部位数均用来表示数值的大小,相当于数的绝对值.对于字长为n+1位的无符号数的表示范围为:0-1 2)带符号数的表示(真值范围-n-ln)带符号数是指在计算机中将数的符号数码化.在计算机中，一般规定二进制的最高位为符号位，最高位为“0”表示该数为正，为“1”表示该数为负.这种在机器中使用符号位也被数码化的数称为机器数.根据符号位和数值位的编码方法不同，机器数分为原码,补码和反码.(1)原码表示法机器数的最高位为符号位,0 表示正数表示负数，数值跟随其后,并以绝对值形式给出.这是与真值最接近的一种表示形式.原码的定义（2）补码表示法机器数的最高位
16、为符号位,0表示正数表示负数，其定义如下（3）反码表示法机器数的最高位为符号,0表示正数,1表示负数.反码的定义三种机器数的最高位均为符号位.符号位和数值位之间可用（对于小数）或（对于整数）隔开当真值为正时，原码，补码和反码的表示形式均相同，即符号位用“0”表示,数值部分与真值部分相同当真值为负时，原码，补码和反码的表示形式不同，其它符号位都用“1”表示，而数值部分有这样的关系，是原码的“求 反 加1”,反码是原码的“每位求反”.2.定点数的运算1）定点数的位移运算左移,绝对值扩大;右移,绝对值缩小.算术移位规则河南农业大学信管学院09软件一班 曹博总结!算术移位:带符号数移位；逻辑移位:无符
17、号数移位；2)原码定点数的加/减运算；对原码表示的两个操作数进行加减运算时，计算机的实际操作是加还是减，不仅取决指令中的操作码,还取决于两个操作数的符号.而且运算结果的符号判断也较复杂.例如，加法指令指示做(+A)+(B)由于一操作数为负，实际操作是做减法(+A)-(+B),结果符号与绝对值大的符号相同.同理，在减法指令中指示做(+A)(一 B)实际操作做加法(+A)+(+B),结果与被减数符号相同.由于原码加减法比较繁琐，相应地需要由复杂的硬件逻辑才能实现，因此在计算机中很少被采用.3)补码定点数的加/减运算；(1)加法整 数 A 补+但 补=A+B 补(mod 2 n+l)小 数 A 补+
18、2 补=A+B 补(mod 2)(2)减法整 数 A 补-B 补=A+(-B 才补=A 补+-B 补(mod 2n+l)小 数 A#-B H=A+(-B)lb=A#+-B#(mod 2)无需符号判定，连同符号位一起相加,符号位产生的进位自然丢掉4)定点数的乘/除运算(1)一位乘法<；l>原码定点一位乘法两个原码数相乘,其乘积的符号为相乘两数的异或值，数值两数绝对值之积.设 凶 原=XOX1 X2Xn 丫 原=丫0 丫1 Y2 Yn X-Y 原=X 原 丫 原=(XO YO)I (XI X2 Xn)-(Yl Y2 Yn)符 号 I 表示把符号位和数值邻接起来.河南农业大学信管学院09软
19、件一班曹博总结!有的机器为方便加减法运算，数据以补码形式存放.乘法直接用补码进行,减少转换次数.具体规则如下：必丫 补=凶补(一 YO+0.Y1 Y2 Yn)<3>布斯法河南农业大学信管学院09软件一班曹博总结!“布斯公式”：在乘数Y n后添加Yn+l=O.按照Yn+1,Yn相邻两位的三种情况，其运算规则如下：(1)Yn+1,Yn=0(Yn+1 Yn=00 或 11),部分积加 0,右移 1 位;(2)Yn+1,Yn=1(Yn+1 Yn=10)，部分积加 X补，右移 1 位；(3)Yn+1,Yn=-1(Yn+1 Yn=01)，部分积加-X 补，右 移1位 最后一步不移位.(2)两位
20、乘法<2>补码两位乘法河南农业大学信管学院09软件一班曹博总结!当乘数山1位符号位和以n(奇数)位数据位组成时，求部分积的次数为(1+n)/2,而且最后一次的右移操作只右移一位.若数值位本身为偶数n,可采用下述两种方法之一：可在乘数的最后一位补一个0,乘数的数据位就成为奇数,而且其值不变，求部分积的次数为l+(n+l)/2,即n/2+l,最后一次右移操作也只右移一位.乘数增加一位符号位，使总位数仍为偶数，此时求部分积的次数为n/2+l,而且最后一次不再执行右移操作.l>恢复余数法被除数（余数）减去除数,如果为0 或者为正值时，上商为1,不恢复余数;如果结果为负，上商为0,再将
21、除数加到余数中，恢复余数.余数左移1位.2>加减交替法当余数为正时，商 上 1,求下一位商的办法，余数左移一位,再减去除数;当余数为负时，商 上 0,求下一位商的办法，余数左移一位,再加上除数.<2>定点补码，-位除法（加减交替法）0如果被除数与除数同号,用被除数减去除数;若两数异号，被除数加上除数.如果所得余数与除数同号商上1,否则，商上0,该商为结果的符号位.2 求商的数值部分.如果上次商上1,将除数左移一位后减去除数;如果上次商上。，将余数左移一位后加除数.然后判断本次操作后的余数，如果余数与除数同号商上1,如果余数与除数异号商上0.如此重复执行n-1次（设数值部分n
22、位）.3）商的最后一位一般采用恒置1 的办法，并省略了最低+1的操作.此时最大的误差为2-n.河南农业大学信管学院09软件一班曹博总结!河南农业大学信管学院09软件一班曹博总结!5）溢出概念和判别方法当运算结果超出机器数所能表示的范围时，称为溢出.显然，两个异号数相加或两个同号数相减,其结果是不会溢出的.仅当两个同号数相加或者两个异号数相减时,才有可能发溢出的情况，一旦溢出,运算结果就不正确了，因此必须将溢出的情况检查出来.判别方法有三种：1）当符号相同的两数相加时，如果结果的符号与加数（或被加数）不相同，则为溢出.2当任意符号两数相加时，如 果 C=Cf,运算结果正确，其 中 C 为数值最高
23、位的进位,C f为符号位的进位.如果CCf,则为溢出，所以溢出条件=3 Cf.3）采用双符号fs2长1.正数的双符号位为00,负数的双符号位为11.符号位参与运算,当结果的两个符号位河南农业大学信管学院09软件一班曹博总结！甲和乙不相同时,为溢出.所以溢出条件=fs2 fsl,或者溢出条件=fs2fsl+fs2fsl（三）浮点数的表示和运算1.浮点数的表示1）浮点数的表示范围；浮点数是指小数点位置可浮动的数据，通常以下式表示：N=MxRE其中,N 为浮点数,M（Mantissa）为尾数（可正可负）,E（Exponent）为阶码（可正可负）,R（Radix）称为”阶的基数（底）”,而且R 为一常
24、数,一般为2,8或 16.在一台计算机中，所有数据的R 都是相同的,于是不需要在每个数据中表示出来.因此，浮点数的机内表示一般采用以下形式：M s是尾数的符号位，设置在最高位上.E 为阶码（移码），有 n+1位，一般为整数，其中有一位符号位，设置在E 的最高位上，用来表正阶或负阶.M 为尾数（原码卜有m 位，由 M s和 M组成一个定点小数.Ms=O,表示正号,Ms=l,表示负.为了保证数据精度属数通常用规格化形式表示:当R=2,且尾数值不为0 时,其绝对值大于或等于（0.5）10.对非规格化浮点数，通过将尾数左移或右移，并修改阶码值使之满足规格化要求.E 浮点数的表示范围以通式N=MxR设浮
25、点数阶码的数值位取m 位，尾数的数值位取n 位河南农业大学信管学院09软件一班曹博总结!2)IEEE754根 据 S,处在最高位.由于IEEE754标准约定在小数点左部有一位隐含位,从而实际有效位数为24位.这样使得尾数的有效值变为1.M.例如,最小为xl.0,0,最大为xl.1,1.规格化表示.故小数点左边的位横为1,可省去.，减少下溢精度损失.非规格化数的隐含位是0,不 是 1.2.浮点数的加/减运算加减法执行下述五步完成运算：1）“对阶 操作 比较两浮点数阶码的大小，求出其差AE,保留其大值E,E=max（Ex,Ey）.当A E/0时，将阶码小的尾数右移AE位，并将其阶码加上AE,使两数
26、的阶码值相等.2）尾数加减运算执行对阶之后，两尾数进行加减操作.3）规格化操作4）舍入响，常用“0”舍1”规格化的目的是使得尾数部分的绝对值尽可能以最大值的形式出现.在执行右规或者对阶时，尾数的低位会被移掉,使数值的精度受到影入法.当移掉的部分最高位为1 时，在尾数的末尾加1,如 果 加 1后又使得尾数溢 出，则要再进行一次右规.5）检查阶码是否溢出阶码溢出表示浮点数溢出.在规格化和舍入时都可能发生溢出，若阶码正常，加/减运算正常结束.若阶码下溢，则设置机器运算结果为机器零,若上溢，则设置溢出标志.定点数和浮点数可从如下几个方面进行比较当浮点机和定点机中的位数相同时,浮点数的表示范围比定点数大
27、得多当浮点数位规格化数时，其相对绝对远比定点数高浮点数运算要分阶码部分和尾数部分，而且运算结果都要求规格化,故浮点运算步骤比定点运算的步骤多，运算速度比定点运算的低，运算线路比定点运算的复杂在溢出的判断方法上,浮点数是对规格化的阶码进行判断，而定点数是对数值本身进行判断总之，浮点数在数的表示范围，数的精度，溢出处理和程序编程方面（不取比例因子）均优于定点数.但在运算规则即硬件成本方面又不如定点数河南农业大学信管学院09软件一班曹博总结!河南农业大学信管学院09软件一班曹博总结!（四）算术逻辑单元ALU1.串行加法器和并行加法器1）串行进位加法器并行加法器可以同时对数据的各位进行相加,一般用n个
28、全加器来实现2个操作数的各位同时向加.其操作数的各位是同时提供的,由于进位是逐位形成，低位运算所产生的进位会影响高位的运算结果.串行进位（也称波形进位）加法器，逻辑电路比较简单，但是最高位的加法运算,定要等到所有低位的加法完成之后才能进行，低位的进位要逐步的传递到高位，逐级产生进位，因此运算速度比较慢.2）并行进位加法器为了提高运算速度,减少延迟时间，可以采用并行进位法,也叫提前进位或先行进位.全加器中，输入A i,Bi,Ci-1,输出:Si=Ai Bi Ci-l+Ai Bi Ci-l+Ai Bi Ci-l+Ai Bi Ci-1Ci=Ai Bi Ci-l+Ai Bi Ci-l+Ai Bi Ci
29、-l+Ai Bi Ci-1=AiBi+（Ai+Bi）Ci-l进位产生函数:Gi=Ai Bi进位传递函数:Pi=Ai+BiCi=Gi+Pi Ci-1C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0并行进位加法器的运算速度很快，形成最高进位输出的延迟时间很短,但是以增加硬件逻辑线路为代价.对于河南农业大学信管学院09软件一班曹博总结！长字长的加法器，往往将加法器分成若干组，在组内采用并行进位，组间则采用串行进位或并行进位，由此形成多种进位结构.(1)单级先行进位单级先行进位方式将n位字长分为若干组，每组内采用并行进位方式，组与组之间册采用串行进位方式.(2)多级先行进位多
30、级先行进位在组内和组间都采用先行进位方式16位单级先行进位加法器2.算术逻辑单元ALU的功能和机构ALU部件是运算器中的主要组成部分，又称多功能函数发生器,主要用于完成各种算术运算和逻辑运算.A L U的算术运算部件包含加法器，减法器,乘法器，除法器,增量器(+1),减量器(-1),BCD码运算器等组件.ALU的主要工作是根据CPU指令要求执行各种指定运算，如加法,减法，乘法，除法，比较，逻辑移位等操作.通用寄存器组是组存取速度最快的存储器，用于保存参加运算的操作数和中间结果.访问寄存器无需高速缓存，也不需要运行总线周期,因此指令的执行速度很快.几乎所有的指令都要将寄存器指定为一个操作数，有些
31、指令还要求将操作数存放在专用的寄存器中.专用寄存器通常用于表示CPU所处于某种系统状态,A L U中有两个重要的状态寄存器:指令指针寄存器IP(即程序计数器PC)和标志寄存器FLAGS.河南农业大学信管学院09软件一班曹博总结!三，存储器层次机构(-)存储器的分类河南农业大学信管学院09软件一班曹博总结!同样大小的芯片中,动态的RAM的集成度远高于静态RAM,DRAM的基本单元电路为一个MOS管,SRAM的基本单元电路可为46 个 MOS管DRAM行、列按先后顺序输送，减少了芯片引脚，封装尺寸也减少 DRAM的功耗比SRAM小DRAM的价格比SRAM的价格便宜DRAM也有缺点由于使用动态元件(
32、电容)，因此它的速度比SRAM低，也消耗一部分功率.通常容量不大的 Cache大多用SRAM实现存储器与CPU连接存储器有3 个重要的指标:速度，容量和每位价格，一般来说，速度越快，位价越高;容量越大，位价越低，容量大，速度就越低.上述三者的关系用下图表示：存储系统层次结构主要体现在缓存-主存-辅存这两个存储层次上，如下图所示：缓存-主存层次主要解决CP U 和主存速度不匹配的问题河南农业大学信管学院09软件一班曹博总结！主存-辅存层次主要解决存储系统的容量问题从 CP U 角度来看缓存-主存层次的速度接近于缓存，高于主存;其容量和价位却接近于主存,这就从速度和成本的矛盾中获得了理想的解决办法
33、.主存-辅存层次从整体分析，其速度接近于主存，容量接近于辅存,平均价位也接近于低速的、廉价的存储价位，这又解决了速度、容量、成本这三者之间的矛盾.现代计算机系统几乎都具有这两个存储层次,构成了缓存、主存、辅存三级存储系统河南农业大学信管学院09软件一班曹博总结!（三）半导体随机存取存储器1.SRAM存储器的工作原理SRAM静态存储单元的每个存储位需要四到六个晶体管组成.比较典型的是六管存储单元,即 个 存 储 单 元 存 储 一 位信息"0"或"l".静态存储单元保存的信息比较稳定，信息为非破坏性读出，故不需要重写或者刷新操作;另一方面，其结构简单，可靠
34、性高，速度较快，但其占用元件较多，占硅片面积大，且功耗大，所以集成度不高.静态随机存储单元河南农业大学信管学院09软件一班曹博总结!2.DRAM存储器的工作原理常见的DRAM存储单元有三管式和单管式两种,它们的共特点是靠电容存储电荷的原理来寄存信息.若电容上存有足够的电荷表示电容上无电荷表示"0".电容上的电荷一般只能维持l-2ms,因此即使电源不掉电，电容上的电荷会自动消失.因此，为保证信息的不丢失，必 须 在 2m s之内就要对存储单元进行一次恢复操作,这个过程称为再生或者刷新.与SRAM相比,DRAM具有集成度更高,功耗低等特点，目前被各类计算机广泛使用.河南农业大学
35、信管学院09软件一班曹博总结!（四）只读存储器前面介绍的DRAM和 SRAM均为可任意读/写的随机存储器，当掉电时，所存储的 其读写操作可按每个位或每个字节进行，类 似 SRAM,但每字节的写入周期要几毫秒，比 SRAM长得多.E2PROM每个存储单元采则2 个晶体管.其栅极氧化层比EPROM薄，因此具有电擦除功能.5.快除读写存储器（Flash Memory）Flash Memory是在EPROM与 E2PROM基础上发展起来的，其读写过程和E2PROM不同,Flash Memory的读写操作般是以块为单位.（五）主存储器与CPU的连接河南农业大学信管学院09软件一班曹博总结!1 个存储器的
36、芯片的容量是有限的，它在字数或字长方面与实际存储器的要求都有很大差距，所以需要在字向和位向进行扩充才能满足需要.根据存储器所需的存储容量和所提供的芯片的实际容量，可以计算出总的芯片数.一个存储器的容量为MxN位,若使用LxK位存储器芯片，那么，这个存储器共需要M/LxN/K存储器芯片.1.位扩展位扩展指的是用多个存储器器件对字长进行扩充位扩展的连接方式是将多片存储器的地址,片选己，读写控制端RAV可相应并联，数据端分别引出.2）字扩展字扩展指的是增加存储器中字的数量.静态存储器进行字扩展时，将各芯片的地址线，数据线，读写控制线相应并联,而由片选信号来区分各芯片的地址范围.3）字位扩展实际存储器
37、往往需要字向和位向同时扩充.（六）双口 RAM和多模块存储器1.双端口存储器双端口存储器是种具有两个单独的读/写端口及控制电路的存储器，通过增加个读/写端口,双端口存储器扩展了存储器的的信息交换能力.2.多模块存储器为了解决C P U 与主存储器之间的速度匹配问题，在高速存储器中，普遍采用并行主存系统.即利用类似存储器扩展（位扩展,字扩展，字位扩展）的方法，将 n 个字长为W位的存储器并行连接，构建一个更大的存储器.并行主存有单体多字方式，多体并行方式和多体交叉方式.河南农业大学信管学院09软件一班曹博总结!（七）高速缓冲存储器（Cache实际上，这是来自法文的一个单词，意思是隐蔽之所或藏东西
38、的地方）概述1.问题的提出避 免 CPU“空等”现象C PU 和主存（DRAM）的速度差异1.程序访问的局部性从大量的统计中得到的个规律是，程序中对于存储空间90%的访问局限于存储空间的10%的区域中,而另外10%的访问则分布在存储空间的其余90%的区域中.这就是通常说的局部性原理.访存的局部性规律包括两个方面：时间局部性:如果一个存储项被访问，则可能该项会很快被再次访H.空间局部性:如果一个存储项被访问,则该项及其邻近的项也可能很快被访问.2.Cache的基本工作原理河南农业大学信管学院09软件一班曹博总结!河南农业大学信管学院09软件一班曹博总结!Cache通常由两部分组成，块表和快速存储
39、器.其工作原理是:处理机按主存地址访问存储器，存储器地址的高段通过主存-Cache地址映象机构借助查表判定该地址的存储单元是否在Cache中,如果在，则 Cache命中，按 Cache地址访问Cache.否则,Cache不命中，则需要访问主存，并从主存中调入相应数据块到Cache中，若 Cache中已写满，则要按某种算法将Cache中的某一块替换出去，并修改有关的地址映象关系.从这个工作原理我们可以看出，它已经涉及到了两个问题.首先是定位然后是替换的问题.Cache的存在对程序员是透明的.其地址变换和数据块的替换算法均由硬件实现.通常Cache被集成到CPU内以提高访问速度.3.Cache和主
40、存之间的映射方式因为处理机访问都是按主存地址访问的，而 Cache的空间远小于主存，如何知道这次的访问内容是不是在Cache中，在 Cache中的哪一个位置呢？这就需要地址映象，即把主存中的地址映射成Cache中的地址.让Cache中一个存储块（空间）与主存中若干块相对应，如此，访问一个主存地址时，就可以对应地知道在cache中哪一个地址了.地址映象的方法有三种:直接映象,全相联映象和组相联映象.直接映象就是将主存地址映象到Cache中的一个指定地址.任何时候,主存中存储单元的数据只能调入到Cache中的一个位置，这是固定的，若这个位置已有数据，则产生冲突，原来的块将无条件地被替换出去.河南农
41、业大学信管学院09软件一班曹博总结!全相联映象就是任何主存地址可映象到任何Cache地址的方式.在这种方式下，主存中存储单元的数据可调入到Cache中的任意位置.只有在Cache中的块全部装满后才会出现块冲突.河南农业大学信管学院09软件一班曹博总结!组相联映象指的是将存储空间的页面分成若干组，各组之间的直接映象，而组内各块之间则是全相联映象.4.Cache中主存块的替换算法在直接映象方式下,不存在块替换的算法，因为每一块的位置映象是固定的，需要哪一块数据就可直接确定地将该块对 Cache的写操作，情况比读操作要复杂一些.山于写入Cache时，并没有写入主存，因此就出现 Cache和主存数河南
42、农业大学信管学院09软 件 班 曹 博 总 结！Cache中，有两个解决方法：不按写分配法，就是直接写到主存里,不再把该地址对应的块调回Cache中.按写分配法,就是写到主存，而且把这一块从主存中调入到Cache.一般写回法用按写分配法,全写法则采用不按写分配.（八）虚拟存储器1.虚拟存储器的基本概念虚拟存储器是主存的扩展,虚拟存储器的空间大小取决于计算机的访存能力而不是实际外存的大小，实际存储空间可以小于虚拟地址空间.从程序员的角度看，外存被看作逻辑存储空间,访问的地址是一个逻辑地址（虚地址），虚拟存储器使存储系统既具有相当于外存的容量又有接近于主存的访问速度.虚拟存储器的访问也涉及到虚地址
43、与实地址的映象，替换算法等，这与Cache中的类似，前面我们讲的地址映象以块为单位，而在虚拟存储器中，地址映象以页为单位.设计虚拟存储系统需考虑的指标是主存空间利用率和主存的命中率.虚 拟存储器与Cache存储器的管理方法有许多相同之处，它们都需要地址映象表和地址变换机构.但是二者也是不同的.虚拟存储器的三种不同管理方式:按存储映象算法，分为段式，页式和段页式等，这些管理方式的基本原理是类似的.2.页式虚拟存储器页式管理:是把虚拟存储空间和实际空间等分成固定大小的页，各虚拟页可装入主存中的不同实际页面位置.页式存储中，处理机逻辑地址由虚页号和页内地址两部分组成，实际地址也分为页号和页内地址两部
44、分，由地址映象机构将虚页号转换成主存的实际页号.页式管理用一个页表，包括页号，每页在主存中起始位置，装入位等.页表是虚拟页号与物理页号的映射表.页式管理由操作系统进行，对应用程序员的透明的.3.段式虚拟存储器段式管理：把主存按段分配的存储管理方式.它是一种模块化的存储管理方式，每个用户程序模块可分到一个段，该程序模块只能访问分配给该模块的段所对应的主存空间.段长可以任意设定，并可放大和缩小.系统中通过一个段表指明各段在主存中的位置.段表中包括段名（段号）,段起点，装入位和段长等.段表本身也是一个段.段一般是按程序模块分的.4.段页式虚拟存储器段页式管理:是上述两种方法的结合，它将存储空间按逻辑
45、模块分成段，每段又分成若干个页，访存通过一个段表和若干个页表进行段的长度必须是页长的整数倍，段的起点必须是某一页的起点.5.TLB（快表）在虚拟存储器中进行地址变换时，需要虚页号变换成主存中实页号的内部地址变换,这一般通过查内页表实现.当表中该页对应的装入位为真时，表示该页在主存中，可按主存地址问主存;如果装入位为假时，表示该页不在存储器中，就产生页失效中断，需从外存调入页.中断处理时先通过外部地址变换，一般通过查外页表，将虚地址变换为外存中的实际地址，到外存中去选页，然 后 通 过I/O通道调入内存.当外存页面调入主存中时还存在一个页面替换略的问题.提高页表的访问速度是提高地址变换速度的关键
46、.因为，每次访存都要读页表,如果页存放在主存中，就意味着访存时间至少是两次访问主存的时间，这样查表的代价大大.只有内部地址变换速度提高到使访问主存的速度接近于不采用虚拟存储器时的访主存速度时，虚拟存储器才能实用.根据访存的局部性，表内各项的使用的概率不是均匀分布的.在一段时间内，可能只用表中的很少几项，因此应重点提高使用概率高的这部分页表的访问速度，可用快速硬件构成全表小得多的部分表格，而将整个表格放在主存中，这就引出了快表和慢表的概念和技术.这样，虚地址到实地址的变换方法如后图所示.查表时，根据虚页表同时查找快表和慢表，当在快表中查到该虚页号时,就能很快找到对应的实页号，将其送入主存实地址寄
47、存器，同时使慢表的查找作废，这时主存的访问速度没降低多少.河南农业大学信管学院09软件一班曹博总结！如果在快表中查不到，则经过一个访主存的时间延迟后，将从慢表中查到的实页送入实地址寄存器，同时将此虚页号和对应的实页号送入快表,这里也涉及到用一个替换算法从快表中替换出一行.快表的存在对所有的程序员都是透明的河南农业大学信管学院09软件一班曹博总结!(-1.指令的基本格式计算机是通过执行指令来处理各种数据的.为了指出数据的来源，操作结果的去向及所执行的操作，一条指令必须包含下列信息：(1)操作码，具体说明了操作的性质及功能.(2)操作数的地址.(3)操作结果的存储地址.(4)下一条指令的地址.河南
48、农业大学信管学院09软件一班曹博总结！从上述分析可知，一条指令实际上包括两种信息即操作码和地址码.操作码（operation code）用来表示该指令所要完成的操作（如加，减，乘，除，数据传送等）,其长度取决于指令系7 统中的指令条数.如操作码占7位，则该机器最多包含2=128条指令.地址码用来描述该指令的操作对象，或直接给出操作数或指出操作数的存储器地址或寄存器地址（即寄存器名）.，使控制器的设计复杂.有效地址操作数的真实地址约定指令字长=存储字长=机器字长2.定长操作码指令格式1）零地址指令格式：0P操作码指令中只有操作码，而没有操作数或没有操作数地址.这种指令有两种可能：（1）无需任何操
49、作数，如空操作指令,停机指令等.（2）所需的操作数是默认的.如堆栈结构计算机的运算指令,所需的操作数默认在堆栈中，由堆栈指针SP隐含指出，操作结果仍然放回堆栈中.又如Intel 8086的字符串处理指令，源，目的操作数分别默认在源变址寄存器SI和目的变址寄存器D I所指定的存储器单元中.2）一地址指令格式：OP操作码A操作数的存储器地址或寄存器名指令中只给出一个地址，该地址既是操作数的地址，又是操作结果的存储地址.如加1,减 1和移位等单操作数指令均采用这种格式，对这一地址所指定的操作数执行相应的操作后，产生的结果又存回该地址中.在某些字长较短的微型机中（如早期的Z80,Intel8080,M
50、C6800等），大多数算术逻辑指令也采用这种格式，第一个源操作数由地址码A 给出，第二个源操作数在一个默认的寄存器中，运算结果仍送回到这个寄存器中，替换了原寄存器内容，通常把这个寄存器称累加器.3）二地址指令格式：OP操作码A1第一个源操作数的存储器地址或寄存器地址.A2第二个源操作数和存放操作结果的存储器地址或寄存器地址.这是最常见的指令格式，两个地址指出两个源操作数地址，其中一个还是存放结果的目的地址.对两个源操作数进行操作码所规定的操作后，将结果存入目的地址,在本例中即为A 2指定的地址4)三地址指令格式:河南农业大学信管学院09软件一班曹博总结！OP操作码A1第一个源操作数的存储器地址