《数字电路第七章答案.docx》由会员分享，可在线阅读，更多相关《数字电路第七章答案.docx（98页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电路第七章答案第七章第七章可编程逻辑器件可编程逻辑器件第一节基本内容一、基本知识点（一）可编程逻辑器件基本结构可编程逻辑器件是 70 年代发展起来的新型逻辑器件，相继出现了只读存储器、可编程只读存储器、可编程逻辑阵列、可编程阵列逻辑、通用阵列逻辑和可擦写编程逻辑器件等多个品种，它们的组成和工作原理基本相似。的基本结构由及阵列和或阵列构成。及阵列用来产生有关及项，或阵列把所有及项构成“及或”形式的逻辑函数。在数字电路中，任何组合逻辑函数均可表示为及或表达式，因而用“及门或门”两级电路可实现任何组合电路，又因为任何时序电路是由组合电路加上存储元件（触发器）构成的，因而的“及或”结构对实现数字电
2、路具有普遍意义。在中，输入电路中为了适应各种输入情况，每一个输入信号都配有一缓冲电路，使其具有足够的驱动能力，同时产生原变量和反变量输出，为及门阵列提供互补信号输入。输出电路的输出方式有多种，可以由或阵列直接输出，构成组合方式输出，也可以通过寄存器输出，构成时序方式输出。输出既可以是低电平有数字电路第七章答案效，也可以是高电平有效；既可以直接接外部电路，也可以反馈到输入及阵列，由此可见的输出电路根据不同的可编程逻辑器件有所不同。（二）可编程逻辑器件分类1.按编程部位分类有着大致相同的基本结构，根据及阵列和或阵列是否可编程，分为三种基本类型：（1）及阵列固定，或阵列可编程（2）及或阵列均可编程（
3、3）及阵列可编程，或阵列固定归纳上述的结构特点，列于表 7-1。表表 7-17-1各种的结构特点各种的结构特点类型阵列输出方式及或固定可编程可编程可编程可编程可编程固定固定,寄存器用户定义2.按编程方式分类（1）掩膜编程（2）熔丝及反熔丝编程（3）紫外线擦除、电可编程（4）电擦除、电可编程数字电路第七章答案（5）在系统编程（）（三）高密度可编程逻辑器件通常衡量可编程逻辑器件芯片的密度是以芯片能容纳等效逻辑门的数量，一般是以 2000 为界限，即芯片容纳等效逻辑门小于 2000 门，称它为低密度可编程逻辑器件或简单的可编程逻辑器件（），若大于 2000 等效逻辑门，称为高密度可编程逻辑器件（）。
4、在前面按编程部位分类可编程逻辑器件中提及的通用阵列逻辑（）的等效逻辑门一般不超过 2000 门，习惯上称其为低密度可编程逻辑器件。通用阵列逻辑是在基础上发展起来的一种具有较高可靠性和灵活性的新型可编程逻辑器件，它采用 E2工艺和灵活的输出结构，能将数片中小规模集成电路集成在芯片内部，并具有电擦写反复编程的特性。在基本阵列结构上仍是及阵列可编程，或阵列固定的结构。在输出结构配置了 8 个可以任意组态的输出逻辑宏单元（），适当地为输出逻辑宏单元进行编程组态，就可以在功能上代替编程阵列逻辑。输出逻辑宏单元 由或门、异或门、D 触发器、多路选择器、时钟控制、使能控制和编程元件等组成。高密度可编程逻辑器
5、件（）从芯片密度上有了很大的改进，单片芯片内可以集成成千上万个等效逻辑门，因此在单片数字电路第七章答案高密度可编程逻辑器件内集成数字电路系统成为可能。器件在结构上仍延续的结构原理，因而还是电擦写、电编程的器件。（四）现场可编程逻辑器件可编程逻辑器件基本组成是及阵列、或阵列和输出电路。对这些基本组成电路进行编程就可以实现任何积之和的逻辑函数，再加上触发器则可实现时序电路。现场可编程门阵列的编程单元是基于静态存储器（）结构，不像那样受结构的限制，它可以靠门及门的连接来实现任何复杂的逻辑电路，更适合实现多级逻辑功能。现场可编程门阵列及相比较特点如下：（1）的编程单元是基于结构，可以无限次编程，它为易
6、失性元件，掉电后芯片内信息丢失。通电之后，要为重新配置逻辑。（2）中实现逻辑功能的比实现逻辑功能的规模小，制作一个的面积可以制作多个，因而内的触发器要多于的触发器，使得在实现时序电路时要强于。（3）的信号汇总于编程内连矩阵，然后分配到各个宏单元，因此信号通路固定，系统速度可以预测。而的内连线是分布在周围，而且编程的种类和编程点很多，使得布线相当灵活。（4）由于的规模小，可分为两个独立的电路，又有丰富的连线，所以系统综合时可进行充分的优化，以达到逻辑最高的利数字电路第七章答案用。（五）随机存取存储器随机存取是指可以随时将数据存入(称写入),和取出（称读出）。随机存储器()的主要指标是存储器容量和
7、存取时间（周期）。存储容量表示一片存储数据的能力。存放一个二进制数码需要一个存储单元，所以存储容量常用存储单元的总数（）来表示。存取时间表示从存储器中开始存取第一个字到能够存取第二个字为止所需的时间，或称为存取周期。存取时间越短，表示存储器的存取速度越高。的基本结构可以分为三个部分：存储矩阵，地址译码器及读写控制电路。存储矩阵是用来存储要存放的代码，矩阵中每个存储单元都用一个二进制码给以编号，以便查询此单元。译码器可以将输入地址译为电平信号，以选中存储矩阵中的相应的单元。存储器根据工作原理的不同可分为静态和动态两大类。（1）静态静态是在触发器的基础上附加控制线或门控制管构成的，它们是靠电路状态
8、来存储数据。根据使用的器件不同，静态存储单元又分为型和双极型两种。（2）动态动态是利用管栅级电容能够存储电荷的原理制成的。电路结数字电路第七章答案构比较简单，但由于栅极电容的容量很小，而漏电流不可能为零，所以电荷的存储时间有限。为了及时补充泄露掉的电荷以避免存储信号丢失，必须定时给栅极电容补充电荷。通常把这种操作叫做刷新或再生。因此，工作时必须辅以比较复杂的刷新电路。二、重点1.可编程逻辑器件的基本结构及工作原理基于任何组合逻辑函数均可化为及或式,从而实现及门或门两级电路实现，而任何时序电路又都是由组合电路加上存储元件（触发器）构成。2.可编程逻辑器件按编程部位分类、编程方法分类的基本概念及其
9、特征。3.多次可擦写的可编程逻辑器件主要基于浮栅技术，这种编程方法是一只多晶硅浮栅浮于控制栅和衬底之间的半导体中。当控制栅上的电压加大时，产生很强的电场，足以使电子获得能量穿过半导体进入浮栅住留。这样管因为浮栅上存储负电荷作用使开启电压改变，从而达到逻辑编程“0”和“1”的目的。4.单片可编程逻辑器件容量总是有限的，所以在设计时，应考虑利用多片，按一定方法连接以扩展其容量。（1）字长扩展字长又称为数据位数，对字长的扩展即是地址的位数保持不数字电路第七章答案变，而对数据位增加。（2）字扩展字又称为地址位数，对字的扩展即是数据的位数保持不变，而对地址位增加。在实际应用中，往往需要同时进行地址扩展和
10、数据扩展，例如存储器总容量为 1616，用 28 芯片构成存储器时，必须同时进行地址扩展和数据扩展，用 16 片 28 的芯片，依据一定的连接方式连接，便可得到总容量为 1616256 的存储器。5.可编程逻辑阵列电路的分析方法：（1）根据题意或者电路图，写出逻辑及-或表达式；（2）若时序电路，则写出激励、驱动和输出方程；（3）写出真值表或者状态图；（4）根据真值表或者状态图分析其工作原理。6.可编程阵列逻辑和通用阵列逻辑的基本组成和的各种组态、的输出宏单元各种组态及其特点。7.高密度可编程逻辑器件的基本组成和其工作原理。8.现场可编程门阵列工作原理是靠门及门的连接实现任何复杂的逻辑电路，较适
11、于多级逻辑设计。重点在于掌握工作原理及其特点。9.可编程逻辑器件设计实质上是设计专用集成电路，整个设数字电路第七章答案计过程必须伴随着电子设计自动化（）软件平台。本教材第二篇指导读者利用软件设计平台设计高密度器件，完成可编程逻辑器件的设计。三、难点1.可编程逻辑器件的不同分类方法及其各种基本概念。2 电路的设计方法：（1）根据题意写出真值表或者状态图；（2）选择触发器；（3）写出驱动、激励和输出方程；（4）画出电路图。3.现场可编程门阵列中的可配置逻辑块不仅可以完成组合逻辑、时序逻辑电路的功能，而且还可以作为使用。当作为使用时，不仅可以配置成电平触发的 16 位双口或 32 位单口，而且还可以
12、配置成边沿触发的 16 位双口或 32 位单口。第二节 典型题解例 7-1 试用 805 328 构成容量为 3232 的。解：此题为扩展存储器的数据位（字长），方法比较简单。在驱动器的负载能力允许之内，将每个存储器地址输入端对应连接，且允许输入端 S 接在一起既可。采用四片 805 构成 3232数字电路第七章答案的，其电路连接图如图 7-1 所示，因为每片 805 输出 8 位，其中805-（1）输出 07 位（32 位中的低 8 位），805-（4）输出2431 位（32 位中的高 8 位）。例 7-2 试用 805 328 构成容量为 5128。解：此题为扩大存储器的地址（字数），一个
13、 805 容量是 32Y1Y2.Y8S805(4)A0A1A2A3A424.Y1Y2.Y8S805(2)A0A1A2A3A48.Y1Y2.Y8S805(3)A0A1A2A3A415.Y1Y2.Y8S805(1)A0A1A2A3A40.输出 32 位数据SA B CD E地址输入图 7-1 数据扩展(扩展成 3232)连接图数字电路第七章答案字8 位，可利用允许输入来扩展字数，即每片一个字组，通过外加译码器 T1154 来分别选中每一片，也就将该字组的 32 个字选中，这样 805 本来只有五位地址输入，可选中 32 个字，现采用 16 片 805 及一片译码器 T1154，经扩展成九位地址输入
14、后，可选中 512 个字，其电路连接图如图 7-2 所示。九位地址码中，I 为最高位，A 为最低位。当 T1154 译码器输入 0000 时，Y0输出有效，选中 805-（1），决定 031 字，当 1000 时，选中 805-（2），决定 3263 字.，其余类推。当 1111 时，选中805-（16），即决定 479511 字。Y1Y2Y3Y4Y5Y6Y7Y8S805-（1）A0A1A2A3A4Y1Y2Y3Y4Y5Y6Y7Y8S805-（2）A0A1A2A3A4Y1Y2Y3Y4Y5Y6Y7Y8S 805-（16）A0A1A2A3A41 2 3 4 5 6 7 8Y0Y1Y15T1154A0
15、A1A2A3ABCDEFG H IS地址输入图 7-2 扩大存储器地址连接图数字电路第七章答案例 7-3 试用 805 328 构成容量为 1282。解：此题是增加地址（字数）、减少位数。可用一片 805 外加双 4 选 1 数据选择器 T1153 来实现。因为 805 容量为 32 字8位，即有 328=256 个存储单元，正好满足 128 字2 位的容量，电路连接图如图 7-3 所示。通过七位地址输入端对 128 寻址，其中 A 是最低位，G 是最高位，字选地址表如表 7-2 所示。例 7-4 有两个两位二进制数,它们都是正整数,试用实现对这两个数的乘法运算。解：此例是利用实现组合逻辑电路
16、的设计问题。依照所要求的电路功能，可按两个 2 位二进制数的乘法运算列出真值表。在数字电路第七章答案用实现电路时，可用输入信号取值组成的代码作为地址代码构成地址译码器，其输出即是存储器的字线，译码器的结构用及阵列表示。对应于输入取值经乘法运算后所得的二进制数，作为一个字的信息存储在相应字线指示的存储单元中。每 1 位二进制数对应一条位线，各条位线的函数关系用或阵列表示，位线通过输出电路输出。依照题意，分别设这两个二进制数是 A1A0和 B1B0，设输出函数 F，因为输出函数 F 是十进制数 9，所以应该用四位二进制数表示输出函数 F。列出电路真值表如表 7-3 所示，利用实现的乘法器的及或阵列
17、图如图 7-4 所示。表表 7-27-2字选地址表字选地址表地址00100111C D E F GY1Y5Y2Y6Y3Y7Y4Y80 0 0 0 01 0 0 0 01 1 1 1 1W1W5W125W2W6W126W3W7W127W4W8W12801230123T11531W2W输出2 位G0103Y1Y2Y3Y4Y5Y6Y7Y8S805A0A1A2A3A4SCDEFGB A图 7-3 用 805 实现 1282 位数字电路第七章答案例 7-5 芯片 4161 功能和组成图 7-5 所示电路。要求：表表 7-37-3例例 7-47-4 电路真值表电路真值表A1A0B1B0F3F2F1F000
18、000000000100000010000000110000010000000101000101100010011100111000000010010010101001001011011011000000110100111110011011111001B0B0B1B1A0A0A1A1或阵列与阵列F0F1F2F3图 7-4例 7-4 阵列图数字电路第七章答案（1）分析 4161 功能，说明电路的计数长度。（2）分析 W、X、Y、Z 的函数表达式。（3）在作用下，分析 W、X、Y、Z 端顺序输出的 8421 码的状态，并说明电路的功能。解：（1）4161 是同步 16 进制计数器，、状态由 000
19、0，0001 到 1111，图 7-5 例 7-5 阵列逻辑图ABCD或阵列与阵列WXYZ“1”S1S24161ABCD 数字电路第七章答案再重复。（2）W、X、Y、Z 的函数表达式为：W=m（5，11，12，14）X=m（2，4，7，8，10，13）Y=m（0，6，7，9，13，15）Z=m（0，1，3，4，5，8，9，10，12，13，14，15）（3）端顺序输出为 31493 的 8421 码。因此该电路是一个能产生 16 位的函数发生器。例 7-6 用设计一个字符发生器。解：字符发生器是显示器中常用的逻辑部件。它将各种字母、数字及符号预先存储在中，只要给出适当地址码，就能将这些字符读出
20、来，并驱动显示器显示这些字符。图 7-6 给出了用75 字符发生器存储字符“E”的原理。图中存储体有七行五列，构成 75 点阵。根据字符的形状可在存储单元中存入 1 或 0，然后顺序地给出地址码，就可以读出各行的内容，每读一行，原来存储“1”的地方出现光点，全部光点就组成一个字符。地址译码器A2A1A0F4F3F2F1F0图 7-675“E”字符发生器 数字电路第七章答案例 7-7 试设计产生图 7-7 所示四路周期信号的逻辑电路（采用设计电路）。t11150 1 2 3 4 5 6 7 8 9 1012 13140t0t0Y0t0Y1t0Y2t0Y30000000110000000图 7-7
21、四路周期信号数字电路第七章答案解：由图 7-7 看出，要求产生的四路信号是周期为 16 的四组同步序列，如表 7-4 所示。用一个模 16 同步加法计数器产生四位地址，计数器状态由状态 015 循环转换，每个状态便给出一组四位地址。随着计数器状态的循环转换，地址循环选通，从输出端就得到四组同步序列。为了使四组同步序列符合真值表 7-4，必须依据序列要求给正确编程，为此，由表 7-4 得Y3=W1+W2+W5+W6+W9+W10+W13+W14Y2=W2+W3+W4+W5+W10+W11+W12+W13Y1=W4+W5+W6+W7+W8+W9+W10+W11Y0=W8+W9+W10+W11+W1
22、2+W13+W14+W15表表 7-47-4例例 7-77-7 真值表真值表计数器状态字线序列输出Q3Q2Q1Q0WY3Y2Y1Y0000000010010001101000101011001111000W0W1W2W3W4W5W6W7W8000010001100010001101110101000100011数字电路第七章答案1001101010111100110111101111W9W10W11W12W13W14W151011111101110101110110010001上式很容易用二极管或多发射极晶体管构成的存储矩阵予以实现，所以用一片中规模四位二进制计数器和一个 16 字4 位就可以
23、实现题意功能，逻辑框图如图 7-8 所示。例 7-8 用设计一个四位自然二进制码格雷码的转换电路。解：四位自然二进制码及格雷码之间的转换关系如表 7-5 所示，这是一个多输出函数的问题。对表 7-5 中的真值表所示的函数进行简化，得到：模 16计数器地址译码器164矩阵W0W15Y3Y2Y1Y0图 7-8例 7-7 逻辑框图数字电路第七章答案G3=B3G2=B2B3+B2B3G1=B1B2+B1B2G0=B0B1+B0B1由上面逻辑函数表达式看出，它们包含七个“及”项，即 B3，B2B3，B2B3，B1B2，B1B2，B0B1，B0B1用实现上述函数时，其阵列图如图 7-9 所示。表表 7-5
24、7-584218421 码和格雷码对照真值表码和格雷码对照真值表B3B2B1B0G3G2G1G000000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000与阵列G3G2G1B3B3B2B2B1B1B0B0或阵列数字电路第七章答案例 7-9和 D 触发器组成的同步时序电路如图 7-10 所示。要求：（1）写出电路的驱动方程、输出方程。（2）分析电路功能，画出电路的状态转换图。解：（1）根据及或阵列的输
25、入/输出关系，可直接得到各触发器的激励方程及输出方程：D0=Q0+Q1Q0D1=Q1Q0+Q1Q0D2=Q0Q2+Q2Q0=Q0Q1Q2+Q0Q1Q2图 7-9例 7-8 阵列图DQ0Q0DQ1Q1DQ2Q2图 7-10例 7-9 同步时序电路数字电路第七章答案（2）先设定电路的状态，根据触发器的激励方程和输出方程，可列出表 7-6 所示的电路状态转换表，并画出图 7-11 所示的电路状态转换图。该电路是能够自启动的同步六进制计数器。表表 7-67-6例例 7-97-9 电路状态转换表电路状态转换表Q2Q1Q0D2D1D0Q21Q11Q01000001010011100101110111101
26、0111010100011110011101010111010100011110011101000001010/0Q2Q1Q000/001/001/010001111/0/0/1/1图 7-11例 7-9 电路状态转换图数字电路第七章答案例 7-10 试用和 D 触发器设计一个时序逻辑电路，电路的状态转换图如图 7-12 所示。当输入控制变量 0 时，状态变化按顺时针方向，当 1 时，状态变化方向按逆时针方向。为电路的进位位。（1）写出电路的驱动方程 D0、D1、D2和输出方程。（2）画出相应的电路图。0/0000/0010/0111/0 0/101/0111/0011/0001/0010Q2
27、Q1Q0图 7-12例 7-10 状态转换图10001数字电路第七章答案解：（1）按同步可控计数器的设计方法，可得图 7-13 所示的1卡诺图。Q1Q000011110000111Q21Q1Q000011110000111Q11Q1Q000011110000111Q01000111011110001010010110100101100010111000101110图 7-13 例 7-10Q21、Q11、Q01、卡诺图D Q0CD Q1CD Q2CCCQ2Q2Q1Q1Q0Q0Q0Q1Q2数字电路第七章答案按卡诺图合并规则，可得各触发器的驱动方程，即有D0=Q1Q0+2Q1+2Q1D1=2Q0+
28、2Q0+2Q0+2Q0D2=Q2Q1+1Q0+1Q0电路的输出方程为=2Q1Q0+2Q1Q0（2）用和 D 触发器设计的电路图如图 7-14 所示。例 7-11 用和 D 触发器设计 8421 码转换七段字形译码器。图 7-14 例 7-10 阵列图数字电路第七章答案解：七段字形如图 7-15（a）所示，七段笔划形状及数字的关系示于图 7-15（b），根据图 7-15 作真值表如表 7-7 所示。其中“1”为该亮的字段，“0”表示不该亮的字段。再按多输出函数的简化方法，先在每个卡诺图上按单输出函数进行简化，然后再在 7 个函数的卡诺图上找出公共项，见图 7-16 所示。afbgecd（a）图
29、7-15七段字形图与数字关系afbecdbcabgedabgcdfbgcafbgcdafbgecdabcafgecdafgcd（b数字电路第七章答案通过卡诺图简化后得到逻辑表达式如下：a=B8+B4B1+B2B1+B4B2B1+B4B2B1b=B4B1+B2B1+B2B1+B4B1c=B2B1+B2B1+B4B1+B4B2B1+B4B2B1表表 7-77-784218421 码对应七段译码器真值表码对应七段译码器真值表B8B4B2B1abcdefg00000001001000110100010101100111100010011111110011000011011011111001011001
30、110110111011111111000011111111111011101010111100110111101111B8B4B2B100011110000111aB8B4B2B100011110000111bB8B4B2B100011110000111c10101111111111011111111111B8B4B2B100011110000111dB8B4B2B100011110000111eB8B4B2B100011110000111f10101110111010000011101100B8B4B2B1000111g图 7-16例 7-10 a、b、c、d、e、f、g 卡诺图B8B4B
31、2B100011110000111eB8B4B2B100011110000111fB8B4B2B100011110000111g101011111111110111101111111101B8B4B2B100011110000111aB8B4B2B100011110000111bB8B4B2B100011110000111c101011101110100000111110110001B8B4B2B100011110000111d0110111011数字电路第七章答案d=B4B2+B4B1+B4B2B1+B4B2B1+B8e=B4B1+B4B2B1f=B8+B2B1+B4B2B1+B4B2B1g
32、=B8+B4B2+B4B2+B4B2B1这些表达式中总共有九个及项，即P0P1P2P3P4P5P6P7P8与阵列abcdefgB8B8B4B4B2B2B1B1或阵列图 7-17 例 7-11 阵列逻辑图 数字电路第七章答案P0=B8；P1=B4B1；P2=B2B13=B4B2B1；P4=B4B2B1；P5=B2B1P6=B4B1；P7=B4B2；P8=B4B2由各个及项构成的函数为：a=P01+P2+P3+P4b=P1+P2+P5+P6c=P2+P3+P4+P5+P6d=P1+P3+P4+P7+P0e=P1+P4f=P03+P4+P5g=P04+P7+P8根据上述逻辑函数和各个及项构成的阵列逻
33、辑图示于图 7-17。例 7-12用器件设计一个 3 位循环码计数器，状态表如表 7-8 所示。复位信号可使该计数器初始化为 Q3Q2Q1=000 状态。是使能控制信号。解：（1）选择器件：3 位循环码计数器有 3 个状态变量 Q3Q2Q1输出，根据题意该计数器只有一个输1234567891020191817161514131211D QD QD QD QQ1Q2Q3图 7-18（a）16R4 实现循环码计数器的引脚分配图数字电路第七章答案入复位信号。显然，可采用带有寄存器输出的 16R4 芯片进行设计。16R4 引脚及引脚分配如图 7-18（a）所示。（2）电路状态方程：由状态表可得状态方程
34、Q31=3nQ1n+21nQ21=2nQ1n+31nQ11=3nQ1n+21n（3）按照图 7-18（b）对 16R4 编程，即可实现该循环码计数器。本例中若用中、小规模通用器件设计，则至少要使用 1 片74175 和 2 片 7400，这里一片 16R4 就代替了若干片、集成器件，显然是一种较理想的实施方案。表表 7-87-83 3 位循环码计数器状态表位循环码计数器状态表R（）Q3nQ2nQ1nQ31Q21Q11000000100010110011010001011001101110111101010110001000001000例 7-13 用一片 16V8，实现图 7-19（a）组合逻
35、辑电路。解：该电路包括 6 个基本逻辑门，它们是：或非门、或门、及非门、及门、异或门和同或门。逻辑方程是：F1=A1B1F2=A2+B2数字电路第七章答案F3=A3+B3F4=A4B4F5=A5B5F6=A6B6实现这些逻辑方程共需 12 个输入端和 6 个输出端，因此可将 16V8 的 6 个逻辑宏单元组态为专用组合输出结构，引脚 13、14、15、16、17 和 18 分别为输出端 F6、F5、F4、F3、F2和 F1；考虑到待实现的电路为 12 输入的组合函数，故除了用专门的输入端 2、3、234567131415Q316Q217Q11819D QQD QQD QQD QQ1数字电路第七
36、章答案数字电路第七章答案19A118F117F216F315F414F513F61B123B2A24A35B36A47B4（19）B1（18）A1（17）（16）（15）（14）（13）数字电路第七章答案数字电路第七章答案4、5、6、7、8 和 9 作为信号输入外，又将（引脚 1）和（引脚11）作为两个信号输入端，同时还将剩余的两个（引脚 12、19）组态为专用输入结构，恰好满足了待设计电路的输入端数量的要求，用 16V8 实现编程后的阵列图如图 7-19（b）所示。例 7-14 图 7-20 是 4000E 系列芯片中的一个，它实现了 162 电平单口，试分析其逻辑功能。解：组合逻辑输入 F
37、1F4和 G1G4作为的地址线输入，可以通过地址的改变来选中存储单元的信息，此时控制信号、和 H1分别作为数据信号 D1、D0和写使能信号，101B12A23B24A35B36A47B48A59B52019A118F117F216F315F414F513F612B611A616V8图 7-19（a）16V8 实现例 7-13 组合电路的引脚分配图11&=1=1数字电路第七章答案F和 G作为的数据输出。当写数据时，写使能信号（）为高电平选通写译码器，使写译码器使能。地址 F1F4通过地址译码选中 161 阵列中的某一单元。如当F1F4地址为 0000 时，并且有效，数据 D0进入 161 存储矩
38、阵最上面的存储单元。当读出数据时，写使能信号为低电平，禁止数据写入。地址信号直接到数据输出选择器选中所需单元从 F读出，形成 161 电平单口，同样G1G4对应 G组成另一个 161 电平单口。例 7-15 试用 4000E 系列芯片中的组成 168 的电平触发单口。4图 7-20162 电平触发单口使能写地址译码器使能写地址译码器C1C4G1G4数据进161存储矩阵数据进161存储矩阵选择器选择器读地址读地址F，G，D1D04444F1F4数字电路第七章答案解：在例 7-14 中的一个可以形成 162 的电平触发单口，如要组成 168 的电平触发单口则需要 4 个，如图 7-21 所示。例
39、7-16 试用 5G2112 2564 构成容量为 5128。5G2112 的逻辑示意图如图 7-22 所示。1 04G1G4或者F1F4D0D1D2D3D4D5D6D7162存储矩阵3 25476图 7-21 168 电平触发单口&A0A1A2A301020304A4A5A6A7列列译码存储矩阵3232行译码输入数据控制图 7-225G2112 逻辑示意图数字电路第七章答案解：5G2112 是 2564 静态，由图 7-22 看出，5G2112 是采用二元寻址和三态输出结构。片选信号是低电平有效，当电路选通之后，若要写入，则令读/写控制端 0，输入三态门打开，数据便写入存储器；及此同时，输出
40、三态门被关闭，切断了输出及数据总线的联系。若要读出，则令 1，输入三态门被关闭，而输出三态门被打开，因而存储数据被读出（注意：输入三态门是高电平选通，输出三态门是低电平选通）。用四片 5G2112 构成 5128 的电路连接示意图如图 7-23 所示。数字电路第七章答案先进行字长扩展，为此将片（1）及片（2）的地址A0A7、片选、读/写控制端对应并接起来，数据端分别接到数据总线的低四位 D1D4和高四位 D5D8，这样一来就扩展成2568；片（3）及片（4）也进行同样的处理。然后再将它们进行地址扩展，这里不必增加译码器，因为只增加一个地址变量A8，所以用一个非门，将非门的输入端 A8和输出端
41、A8分别接到片（1）、（2）和片（3）、（4）的端，并将端、A0A7、数据端等对应连接，这样就得到 5128。050805080104（1）0104（3）1D8D5D4D1A0A7A8图 7-235128 电路连接示意图数字电路第七章答案例 7-17 6116 功能分析和应用。静态 6116（2K8）芯片的逻辑符号如图7-24 所示。试用 6116 芯片和 4138 组成 8K8 的，内存单元的寻址范围为：800087，98009，C000C7，C800。画出包括和接线在内的 8K8的的接线图。解：用 2K8 的组成 8K8 的时，需四片芯片。将 16 条地址线和内存单元地址排列成表 7-9
42、所示的形式。由表 7-9 中内存单元地址和地址线的对应关系，可将 6116 的 11 根地址线 A10A0直接和的低 11位地址线 A10A0相连。其他的接线可参阅图 7-25。图中的高 5 位地址线 A15A11和 4138 的选通输入和地址输入端相连。其中 A15接 S1端，A13接 S3，S2，A14、A12、A11分别接 A2A0。4138的输出端 Y0、Y1、Y5、Y6分别接四片 6116 的端。这样四片 6116的内存单元地址即为：800087，98009，C000C7，C800，满足了题意的要求。表表 7-97-9内存单元对应分配图内存单元对应分配图地址线A15A14A13A12
43、A11A10A9A8A7A6A5A4A3A2A1A0A10A081118图 7-246116 逻辑符号数字电路第七章答案内存单元地址8000H87100001000000000000000111111111119800H910011100110000000000011111111111C000HC711000110000000000000011111111111C800H110011100100000000000111111111116116 芯片的为输出允许端，在读出内存单元的内容时，应加A10A081118A10A081118A10A081118A10A0811186116-16116-2
44、6116-36116-4A15A11A10A0D7D0图 7-25 6116 和连接图4138S1Y7S2Y6S3&Y5Y4Y3A2Y2A1Y1A0Y0数字电路第七章答案低电平，故应和的端相接，在读操作时发出低电平，能满足对6116 读取数据的时序要求。需注意：扩展时，除考虑容量（位扩展，字扩展或位、字同时扩展）和内存单元地址的分配方式（采用全译码方式或部分译码方式，后者可能出现地址重叠）以外，还必须考虑速度的配合，即和的存取速度要合适，这主要涉及和之间存取数据的时序问题，此例未作讨论。例 7-18 试分析图 7-26 所示的随机存取存储器（）电路。（1）存储器的总容量和字长是多少？（2）指出
45、当 1，地址码为 16H 时，哪些芯片将数据送到数据线上。（3）指出 0，1，2，3 的存储地址范围各是多少？地址线数据线A0A1A2A301640A0A1A2A311641A0A1A2A321642A0A1A2A331643D7D6D5D4D3D2D1D0A7A6A5A4A3A2A1A0图 7-26 由芯片组成的存储器&数字电路第七章答案解：本题采用 4 片 164 的芯片组成一个容量为 328 位的存储器。由于芯片容量为 164 位，字数及字长均不能满足要求，因此，将 4 片容量为 164 为的进行两两组合，进行位扩展，组成两个容量为 168 的。然后再用这两个容量为 168 的进行字扩展
46、，组成容量为 328 的。位扩展及字扩展均通过片选信号来扩展。数据线有 8 位（D7D0），地址线有 8 位（A7A0），地址范围从 00H 到，故最多有 256 个字。地址线的高 4 位 A7A4通过门电路构成两个 168 的片选信号，低四位 A3A0则作为 168 自身的地址。片选信号由下式决定：0=1=A7+A6+A5+A42=3=A7+A6+A5+A4数字电路第七章答案可见只有当 A7A6A5A4=0000 时，0=1=0，0，1 选中工作；当 A7A6A5A4=0001 时，2=3=0，2，3 选中工作。（1）此电路的总容量为 328，字长为 8 位。（2）1 表示发出读存储器的命令
47、，当地址为 10H 时，即A7A6A5A4A3A2A1A0=00010000，所以0=1=1，0，1被封锁。2=3=0，2，3 被选中工作，并将地址 10H 的 8位数据读出后送到数据线上。（3）0，1 的存储地址范围为 00H0；2，3 的存储地址为10H1。第三节 习题解答习题 7-1试述、和 E2的特点。答：共同之处：（1）均为可以进行编程的只读存储器；（2）属于非易矢性元件，即掉电之后，所存储的信息不丢失；（3）利用了浮栅编程技术；（4）芯片为有限次写入。不同之处：（1）为一次编程器件；为电编程、紫外线擦除器件、E2是电编程、电擦写器件；数字电路第七章答案（2）编程元件为容丝或者是介质
48、；是用浮栅作为编程元件；E2是用浮栅作为编程元件。习题 7-2试述非易失性元件的种类及特点。答：非易失性元件应该是可编程逻辑器件，包括只读存储器、编程只读存储器、电编程、紫外线擦除只读存储器、电编程、电擦除只读存储器 E2、在系统编程、编程逻辑阵列、编程阵列逻辑、通用阵列逻辑和高密度可编程逻辑器件。它们有相似的基本结构：输入、及阵列、或阵列和输出电路。按编程部位可将分为：（1）及阵列可编程、或阵列固定，代表器件为、E2。（2）及阵列可编程、或阵列可编程，代表器件为。（3）及阵列固定、或阵列可编程，代表器件为、和等。按编程方法可将分为：（1）固定编程：是由集成电路制造厂家编程后出厂的芯片。（2）
49、一次编程：是由用户进行编程，且只能编程一次。它的编程单元是容丝或者是反容丝等结构，代表器件为、。（3）多次编程：是由用户多次进行编程。它的编程单元采用的是浮栅技术，代表器件为、E2、和等。特点：（1）减小系统体积；（2）增强逻辑设计的灵活性；（3）缩短设计周期；（4）提高系统处理速度；（5）降低系统成数字电路第七章答案本；（6）提高系统的可靠性；（7）系统具有加密功能。习题 7-3简述实现不同规模逻辑函数的特点。答：是及阵列固定，输入信号的每个组合都固定连接（不管这个组合是否会被使用），所以及门阵列为全译码阵列，它经常被用来作为数据存储器。还可方便地用来实现简单的逻辑函数。若实现复杂的逻辑函数
50、，则会随着输入信号的增加，使得芯片面积增大，利用率和工作速度降低等情况发生，例如，输入信号有10 个，所需要的函数乘积项仅有 40 个的时候，由于固定的及阵列所产生的 10 个信号的乘积项有 210=1024 个，所以将所有的乘积项（1024）减去所需的乘积项（40）就有 984 个乘积项被空闲。实际上，大多数组合逻辑函数的最小项不超过 40 个，则使得芯片的面积利用率不高，功耗增加。习题 7-4用实现下列多输出函数解:F1=+F2=A+B+CF3=A B+A BF4=(A+B+C)(A+B+C)+A解：输入信号是 3 个 A、B、C，输出是 4 个F1、F2、F3、F4。阵列规模为 68+8