数字电路复习试题含答案解析.docx

《数字电路复习试题含答案解析.docx》由会员分享，可在线阅读，更多相关《数字电路复习试题含答案解析.docx（29页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、一、填空题：1在计算机内部，只处理二进制数；二制数的数码为 1、0两个；写出从0002依次加 1 的所有 3 位二进制数：000、001、010、011、100、101、110、111。213=11012；5A16=2；2=8C16。完成二进制加法10112+1=110023 写 出 以 下 公 式：=1；=B；=；=BA。4含用触发器的数字电路属于 时序逻辑电路 组合逻辑电路、时序逻辑电路。、电路中，工作电压为 5V 的是；要特别注意防静电的是。5要对 256 个存贮单元进展编址，那么所需的地址线是8条。6输出端一定连接上拉电阻的是门；三态门的输出状态有1、0、高阻态三种状态。7施密特触发器

2、有2个稳定状态.，多谐振荡器有0个稳定状态。8以下图是由触发器构成的时序逻辑电路。试问此电路的功能是移位存放器，是同步时序电路填同步还是异步，当 1 时，Q0Q1Q2Q3=0000，当 0，1，当第二个脉冲到来后，Q0Q1Q2Q3=0100。(图一)1和二进制数(111100111.001)等值的十六进制数是(B)A(747.2)16B(1E7.2)16C(3D7.1)16D(F31.2)162和逻辑式BACBAC相等的式子是(A)ABCBDBCA332 位输入的二进制编码器，其输出端有(D)位。A.256B.128C.4D.54n 位触发器构成的扭环形计数器,其无关状态数为个(B)A2B22

3、nC2nD2154 个边沿触发器,可以存储(A)位二进制数A4B8C166三极管作为开关时工作区域是(D)1C1C1C1CQQQQA饱和区+放大区B击穿区+截止区C放大区+击穿区D饱和区+截止区7.以下各种电路构造的触发器中哪种能构成移位存放器CA根本触发器B同步触发器C主从构造触发器8施密特触发器常用于对脉冲波形的CA定时B计数C整形1八进制数(34.2)8的等值二进制数为11100.01；十进制数 98 的 8421 码为10011000。2试写出以下图中各门电路的输出分别是什么状态高电平、低电平？其中A B为门电路，而C为门电路 A B CY1=02Y2=1Y3=13一个触发器有2个稳态

4、，它可存储1位二进制数。4单稳态触发器有一个稳定状态和一个暂稳状态。施密特触发器有两个稳定状态、有两个不同的触发电平，具有回差特性。多谐振荡器没有稳定状态，只有两个暂稳态。以上三种电路均可由555 定时器外接少量阻容元件构成。5常用逻辑门电路的真值表如右图所示，那么 F1、F2、F3分别属于何种常用逻辑门。F1同或，F2及非门，F3或非。6门的输出端可并联使用，实现线及功能；三 态 门 的 输 出 状 态 有 0、1、高阻三种状态。7时序逻辑电路的输出不仅和输入有关，而且还及电路原来状态有关。2=1647.62510=11.184212N 的补码是 1.10110101，那么 N 的原码是 1

5、.01001011，反码是1.10110100。3假设为电路的输出，为电路的输入，为电路的状态，(x11)，1,2r，描述的是组合逻辑电路；(x1)，1,2r，描述的是时序逻辑电路。45 位扭环形计数器的无效状态为22。5如用 0V 表示逻辑 1，-10V 表示逻辑 0，这属于正逻ABF1F2F300110010111001111101辑。6不会出现的变量取值所对应的最小项叫约束项。7对 160 个符号进展二进制编码，那么至少需要8位二进制数。8逻辑函数BCBA的最小项之和表达式为ABCBCACBACBA。9三态门除了输出高电平和低电平之外，还有第三种输出状态，即高阻态状态。10触发器的特性方

6、程为QRSQn*1、0。1二进制码 11011010 表示的十进制数为218，十六进制为。2D 触发器的特征方程为DQn1，触发器的特征方程为QKQJQn1。3在数字电路中三极管工作在0和1状态，所以数字电路只有两个状态。4(-59)10，A 的原码是1111011，补码是1000101。5使用及非门时多余的输入端应接高电平，或非门多余的输入端应接低电平。6如果对 72 个符号进展二进制编码，那么至少要7位二进制代码。7函数)(DCAABAY，其反函数为)(DCABAA，对偶式为)(CDABAA。8逻辑符号如图一所示，当输入A 0，输入 B 为方波时，那么输出 F 应为 方波。9电路如图二所示

7、，那么输出 F 的表达式为。10逻辑函数的表示方法真值表、逻辑表达式、逻辑图、卡诺图。11欲构成能记最大十进制数为 999 的计数器，至少需要三片十进制加法计数器，或三片 4 位二进制加法计数器芯片。12时序逻辑电路中一定是含触发器。13五位扭环开计数器的无效状态有22。14假设一个逻辑函数由三个变量组成，那么最小项共有8。12)11010101(=(D516)=(21310)2)00101(=(100101原码)=(111011补码)10)14(=(01000111)EMBEDEquation.3码余3=(00010100)8421 码2对于触发器的两个输入端，当输入信号相反时构成D图01触

8、发器，当输入信号一样时构成T触发器。3组合逻辑电路的冒险现象是由竞争引起，表现为尖峰脉冲。4常 见 的 脉 冲 产 生 电 路 有多 谐 振 荡 器，常 见 的脉 冲 整 形 电 路有施 密 特 触 发 器。2个 稳 态，存 储 8 位 二 进 制 信 息 要8个 触 发 器。输入和触发器状态有关，没有输入变量的时序电路又称穆尔型电路。7.如果某计数器中的触发器不是同时翻转，这种计数器称为异步计数器，n 进制计数器中的 n 表示计数器的计数状态个数，最大计数值是1。二、选择题：(选择一个正确答案填入括号内，每题 2 分，共20 分)1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：D Am1及

9、 m3Bm4及 m6Cm5及 m13Dm2及 m82 的对偶式为：B A.B.()CC.D.3属于组合逻辑电路的部件是 A 。A编码器B存放器C触发器D计数器4T 触发器中，当 1 时，触发器实现 C 功能。A置 1B置 0C计数D保持5指出以下电路中能够把串行数据变成并行数据的电路应该是 C 。A触发器B3/8 线译码器C移位存放器D十进制计数器6某电路的输入波形 和输出波形以下图所示，那么该电路为 C 。A施密特触发器B反相器C单稳态触发器D触发器7.三极管作为开关时工作区域是(D)A饱和区+放大区B击穿区+截止区C放大区+击穿区D饱和区+截止区8逻辑函数及其相等的函数为 D 。A.B.C

10、.D.9.一个数据选择器的地址输入端有 3 个时，最多可以有 C 个数据信号输出。A4B6C8D1610.用触发器设计一个 24 进制的计数器，至少需要(D)个触发器。A3B4C6D51以下电路中不属于时序电路的是C。A同步计数器B异步计数器 C 组合 逻辑电路D数据存放器274290 计数器的计数工作方式有C种。A1B2C3D433 线8 线译码器有A。A3 条输入线，8 条输出线B8 条输入线，3 条输出线C2 条输入线，8 条输出线D3 条输入线，4 条输出线4一个五位的二进制加法计数器，初始状态为 00000，问经过201 个输入脉冲后，此计数器的状态为D。A00111B00101C0

11、1000D010015假设将一异或门输入端 A、B 当作反相器使用，那么 A、B 端的连接方式为A。AA 或 B 中有一个接 1BA 或 B 中有一个接 0CA 和 B 并联使用D不能实现6.以下各种电路构造的触发器中哪种能构成移位存放器 CA根本触发器B同步触C主从构造触发器D锁存器7逻辑函数 F()=的最小项标准式为 D 。AF()=m(0,2,4)BF()=m(1,5,6,7)CF()=m(0,2,3,4)DF()=m(3,4,6,7)8设计一个把十进制转换成二进制的编码器，那么输入端数 M和输出端数 N 分别为 C A10B10，210，4D10，39数 字 电 路 中 的 工 作 信

12、 号 为(B)。A直 流 信 号B 脉冲信 号C随 时 间 连 续 变 化 的 电 信 号10的对偶式为：A AB.()CC.D1数字电路中的工作信号为B。A随时间连续变化的电信号B脉冲信号C直流信号2逻辑符号如图一所示，当输入A 0，输入B为方波时，那么输出F应为C。A“1”B“0”3逻辑图和输入A，B的波形如图二所示，分析在t1 时刻输出F为A。A“1”B“0”C任意4图三逻辑电路为A。A及非门B及门C或门D或非门&=1图01图图5逻辑电路如图四所示，输入A0，B1，C1，那么输出F1 和F2 分别为D。A0,021FFB1,021FFC1,121FFD0,121FF6F 的“及非逻辑式为

13、B。AF EMBED Equation.3ABEMBED Equation.3 BEMBEDEquation.3CEMBED Equation.3C AB F EMBEDEquation.3AB BCCACF EMBED Equation.3ABBCCA7逻辑电路如图五所示，其逻辑功能相当于一个C。A“及非门B“导或门C“及或非门&118及二进制数相应的十进制数为C。A110B)210C1709时序逻辑电路中一定是含AA触发器B组合逻辑电路C 移 位 存 放 器D译码器10用 n 个触发器构成计数器，可得到最大计数长度是DAnB2nC2nD21图1某电路的真值表如下表所示，那么该电路的逻辑表达

14、式为C。ACY BABCY CCABYDCCBYA AB BC CY YA AB BC CY Y000010000011101101001101011111112三输入、八输出译码器，对任一组输入值其有效输出个数为C。A3 个B8 个C1 个D11 个3触发器要实现1=1 时，J、K 端的取值为D。A01B0011D104.逻辑函数)(BAA(A)。C.BAD.)(BA5五个 D 触发器构成环形计数器，其计数长度为A。A.5.10.25D.326同步时序电路和异步时序电路比拟，其差异在于后者B。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只及内部状态有关7十六路数据选择器的

15、地址输入选择控制端有C个。A16B2C4D88一位 8421 码译码器的数据输入线及译码输出线的组合是C。A46B110C410D249能实现脉冲延时的电路是B。A多谐振荡器 B单稳态触发器C 施密 特触发器10有一个左移位存放器，当预先置入 1011 后，其串行固定接0，在 4 个移位脉冲作用下，四位数据的移位过程是A。A10110110110010000000B 10110101001000010000三、将以下函数化简为最简及或表达式此题 10 分1.代数法解:BCADCABCADCABCBCADCABCCBAF)(12、F2=m(0,1,2,4,5,9)+d(7,8,10,11,12,

16、13)卡诺图法1用公式化简逻辑函数：CBCABADBBCDCAY解：BCDABCACDCABCACBDBBCDCABACBCABADBBCDCAY2用卡诺图化简逻辑函数：DCBACBADCBACABDCBAY),(，且 A，B，C，D 不可能同时为 0。CADBY00011110001110111111010001111000101111110111将以下函数化简成及或式每题 5 分，共 15 分1DCACDBAY1解：DDDCADCBADCACDBADCACDBAY0)(12)7,6,3,2,1,0(),(2mCBAY解：BAY23)15,11,5,3,2()13,9,6,4,1,0(),(

17、3dmDCBAY解：DADCY3将以下函数化简成及或式每题 5 分，共 15 分1CBCBCACAY1代数法解：CBCABAY2)15,14,13,12,10,9,4,3,2,1,0(),(2mDCBAY解：DADCBY23用卡诺图把下逻辑函数化简成最简及或式。DCBADCBADCAY3给定约束条件为0ABCDDABCDCABDCABCDBADCBA解：DCADBAADY3000111101001图000111101000XXXX01XX1用公式法化简函数：CBACBBACY 2用卡诺图法将以下逻辑函数化简为最简及或式：m0,1,2,3,6,8+d(10,11,12,13,14,15)解:11

18、 BBCBABBACY2DBDCBAY二、分析、简答题1用卡诺图化简成最简的及或式。FA、B、C、D=m0，2，8，9，10，11，13，15DBADY2用公式化简逻辑表达式。12解：1BBCBAB2ABCCABCDABCBCCBCABCDAB3试画出用反相器和集电极开路及非门实现逻辑函数CBABY。解：CBABCBABY(2 分)逻辑图略(2 分)4图 1、2 中电路由门电路构成，图 3 由门电路构成，试分别写出 F1、F2、F3 的表达式。000111100011011111101111解：BABAF11CF 2CBACF31试分析图示时序逻辑电路，写出驱动方程，状态方程和输出方程，并画出

19、状态图。说出该电路的功能，设触发器的初态为 000。解：驱动方程3 分：31321QKQQJ1212QKQJ2123QKQJ输出方程1 分：321QQQY1313211QQQQQQn状态方程4 分：212112QQQQQnQ3Q323213QQQQQn状态图5 分：六位循环码计数器2以下图是用二个 4 选 1 数据选择器组成的逻辑电路，试写出输出 Z 及输入 M、N、P、Q 之间的逻辑函数式10 分。解：QNPNQPMQNPQMNPNMQPQMNPZ1用 74161 及适当的门电路构成十二进制计数器，要求利用同步置数端，并且置数为 20010，画出状态图按 Q3Q2Q1Q0排列及逻辑连线图。E

20、PETCPCRDLD0D1D2D3D0Q1Q2Q3Q74161&1C112用 3 线8 线译码器 74138 和门电路设计 1 位二进制全减器电路，输入为被减数、减数和来自低位的借位，输出为二数之差和向高位的借位信号15 分。解：设 A 为被减数，B 为减数，为向高位的借位，为来自低位的进位，S 为差2 分ABS0000000111010100110010011101010Q3Q2Q00000111111BIABBABIABIBABISBIABBABIBABIBABIBO5 分设 A2，A1，A0那么74217421mmmmmmmmS75417541mmmmmmmmBO逻辑图略三、电路及输入波

21、形如图 4a b所示，其中 1 是 D 锁存器，2 是维持-阻塞 D 触发器，根据和 D 的输入波形画出 Q1 和 Q2 的输出波形。设触发器的初始状态均为 0。1100011111四、分析图 5 所示电路，写出 Z1、Z2 的逻辑表达式，列出真值表，说明电路的逻辑功能。解：真值表：3分ABCZ1Z20000000111010110110110010101001100011111ABCCBACBACBAmmmmZ74211ABCBCACBACBAmmmmZ73212这是一个全减器电路。五、试分析图 6 各是多少进制的计数器，电路的分频比是多少？。图 6DD D DCLDRDQQ Q Q7416

22、11&CDDDDCLDRDQQQ Q74161011DDDDCLDRDQQQ Q74161Y11解：九进制计数器，分频比为 1：9；63 进制计数器，分频比为1：63六、电路如图 7 所示，其中 10kf，试问：1在为高电平期间，由 555 定时器构成的是什么电路，其输出U0的频率 f0=2分析由触发器1、2、3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图，说明电路能否自启动；3Q3、Q2、Q1的初态为 000，所加正脉冲的宽度为 50，脉冲过后 Q3、Q2、Q1将保持在哪个状态？解：1多谐振荡器HZCRRfBA4812ln)2(102驱动方程3121QKQJ1212Q

23、KQJ2123QKQJ131211QQQQQn状态方程3 分：212112QQQQQn323213QQQQQn状态图Q3Q五进制计数器，能自启动3五个周期后 Q3、Q2、Q1将保持在 100 状态。二、指出以下图所示各符号表示电路的名称，并表达其功能，写出 Y 表达式。门，ACY 1。三态输出门，1，ABY 2；0，Y2为高阻态。传输门，0，Y3为高阻态；1，Y3。三、化简以下各式(1)用代数法将函数 F 化为最简及或式。DCACDBAF解：DDDCADCBADCACDBADCACDBAF0)(=ACCYAB&YA&Y12用卡诺图化简函数 PDCBBCACBAP四、作图题假设主从构造触发器、J

24、、K 端的电压波形如以下图所示，试画出 Q 端对应的电压波形。0001111000111101111111101110t0tJ0tK0tDRDSQ0t四、设计一个 A、B、C 三人表决电路，以表决某一提案是否通过，如多数赞成，那么提案通过，同时 A 有否决权。1用 4 选 1 数据选择器 74153 来实现，连线时可附加适当门电路。2用 3/8 线译码器 74138 来实现，连线时可附加适当门电路。解:真值表ABCCABCBAY1用四选一数据选择器来实现3 分设 A1，A0，那么 D01=0，D2，D3=12用译码器来实现设 A2，A1，A0那么765765mmmmmmY用及非门来实现，逻辑图略五、如以下图所示，根据波形画出 Q 波形。设各触发器的初态均为 1123ABCY00000010010001101000101111011111Q1Q2Q3六、试说明如以下图所示的用 555 定时器构成的电路功能，求出、和，并画出其输出波形。解：施密特触发器。CCTVV32，CCTVV31，CCTVV31七、分析以下图所示电路为多少进制计数器，并画出状态转换图。Y1C