《数字电路基础期末复习习题集含答案.docx》由会员分享，可在线阅读，更多相关《数字电路基础期末复习习题集含答案.docx（21页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电路基础期末复习习题集含答案 数字电路基础期末复习习题集选择题 1一位十六进制数可以用 C 位二进制数来表示。A. . B. . C. . D. . 16 2十进制数 25 用 8421BCD 码表示为 B 。A. .10 101 B. .0010 0101C. .100101D. .10101 3以下表达式中符合逻辑运算法则的是 D 。A.C·C=C2B.1+1=10C.0<1 D.A+1=1 4. 当逻辑函数有 n 个变量时，共有 D 个变量取值组合？A. nB. 2n C. n2D. 2 n5.F=A +BD+CDE+ D=A 。A. B. C. D.6.逻辑函数
2、 F= A 。A.B B.A C. D. 7A+BC= C 。A .A+BB.A+CC.（A+B）（A+C）D.B+C 8在何种输入状况下，与非运算的结果是逻辑0。DB AD B A + D B A ) ( + ) )( ( D B D A + + ) )( ( D B D A + +) ( B A A B A B AA全部输入是 0 B.任一输入是 0 C.仅一输入是 0 D.全部输入是 1 9在何种输入状况下，或非运算的结果是逻辑0。BCD A全部输入是 0B.全部输入是 1 C.任一输入为 0，其他输入为 1 D.任一输入为 1 10. N 个触发器可以构成能寄存 B 位二进制数码的寄存
3、器。 A.N-1B.N C.N+1D.2N 11一个触发器可记录一位二进制代码，它有 C 个稳态。A.0B.1C.2D.3 12存储 8 位二进制信息要 D 个触发器。A.2B.3C.4D.8 13对于 T 触发器，若原态 Qn=1，欲使新态 Qn+1=1，应使输入 T= A。A.0B.1C.QD. 14对于 D 触发器，欲使 Qn+1 =Q n ，应使输入 D= C 。A.0B.1C.QD. 15对于 JK 触发器，若 J=K，则可完成 C 触发器QQ 的逻辑功能。A.RSB.DC.TD.T 16为实现将 JK 触发器转换为 D 触发器，应使 A。A.J=D,K= B. K=D,J= C.J
4、=K=D D.J=K= 17.边沿式 D 触发器是一种 C 稳态电路。A.无 B.单 C.双 D.多 18.多谐振荡器可产生 B 。A.正弦波 B.矩形脉冲C.三角波D.锯齿波 19.石英晶体多谐振荡器的突出是优点 C 。A.速度高 B.电路简洁C.振荡频率稳定 D.输出波形边沿陡峭 20用 555 定时器组成施密特触发器，当输入限制端 CO 外接 10V 电压时，回差电压为 B 。A.3.33VB.5VC.6.66VD.10V 21若在编码器中有 50 个编码对象，则要求输出二进制代码位数为 B 位。A.5B.6 C.10D.50 22.一个 16 选一的数据选择器，其地址输入（选择限制输入
5、）端有 C 个。A.1B.2 C.4D.16 D D D 23函数 ，当变量的取值为 ACD 时，将出现冒险现象。A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0 24四选一数据选择器的数据输出 Y 与数据输入Xi 和地址码 Ai 之间的逻辑表达式为 Y= A。A. B. C. D.25.一个 8 选一数据选择器的数据输入端有 E 个。A.1 B.2C.3D.4E.8 26在下列逻辑电路中，不是组合逻辑电路的有 D 。A.译码器B.编码器C.全加器D.寄存器 27八路数据安排器，其地址输入端有 C 个。A.1 B.2C.3D.4E.8 28用四选一数据选择器实现函数 Y=
6、 ，应使 A 。A.D 0 =D 2 =0，D 1 =D 3 =1B.D 0 =D 2 =1，D 1 =D 3 =0 C.D 0 =D 1 =0，D 2 =D 3 =1D.D 0 =D 1 =1，D 2 =D 3 =0 29同步计数器和异步计数器比较，同步计数器的显著优点是 A 。C B AB C A F + + =3X A A X A A X A A X A A0 1 201 1 0100 1 + + +00 1 X A A1 01 X A A3X A A0 10 1 0 1A A A A +A.工作速度高 B.触发器利用率高 C.电路简洁 D.不受时钟 CP 限制。30把一个五进制计数器与
7、一个四进制计数器串联可得到 D 进制计数器。A.4 B.5 C.9 D.20 31下列逻辑电路中为时序逻辑电路的是 C 。A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 32. N 个触发器可以构成最大计数长度（进制数）为 D 的计数器。A.N B.2N C.N2D.2 N 33. N 个触发器可以构成能寄存 B 位二进制数码的寄存器。A.N-1B.NC.N+1D.2N 34五个 D 触发器构成环形计数器，其计数长度为 D 。A.5B.10C.25D.32 35同步时序电路和异步时序电路比较，其差异在于后者 B 。A.没有触发器 B.没有统一的时钟脉冲限制 C.没有稳定状态D.输出
8、只与内部状态有关 36一位 8421BCD 码计数器至少须要 B 个触发器。A.3B.4 C.5 D.10 37.欲设计 0，1，2，3，4，5，6，7 这几个数的计数器，假如设计合理，采纳同步二进制计数器，最少应运用 B 级触发器。A.2B.3 C.4 D.8 38某电视机水平-垂直扫描发生器须要一个分频器将 31500H Z 的脉冲转换为 60H Z 的脉冲，欲构成此分频器至少须要 C 个触发器。A.10B.60C.525D.31500 39一个无符号 4 位权电阻 DAC，最低位处的电阻为 40KΩ，则最高位处电阻为 B 。A.4KΩ B.5KΩC.1
9、0KΩD.20KΩ 404 位倒 T 型电阻网络 DAC 的电阻网络的电阻取值有 B 种。A.1B.2C.4 D.8 41为使采样输出信号不失真地代表输入模拟信号，采样频率 和输入模拟信号的最高频率 的 f s fax Im 关系是 C 。A. ≥B. ≤C. ≥2D. ≤242将一个时间上连续改变的模拟量转换为时间上断续（离散）的模拟量的过程称为 C 。A.采样B.量化C.保持D.编码 43用二进制码表示指定离散电平的过程称为 D 。A.采样B.量化C.保持D.编码 44将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 B 。
10、A.采样B.量化C.保持D.编码 45以下四种转换器， A 是 A/D 转换器且转换速度最高。A.并联比较型 B.逐次靠近型 C.双积分型 D.施密特触发器 二、推断题（正确打√，错误的打×）1 逻辑变量的取值，比大。（ × ）。2 异或函数与同或函数在逻辑上互为反函数。（ √ ）。f s fax Imf s fax Imf s fax Imf s fax Im 3若两个函数具有相同的真值表，则两个逻辑函数必定相等。（ √ ）。4因为逻辑表达式 A+B+AB=A+B 成立，所以 AB=0成立。（× ）5若两个函数具有不同的
11、真值表，则两个逻辑函数必定不相等。（√ ）6.若两个函数具有不同的逻辑函数式，则两个逻辑函数必定不相等。（×）7逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（√ ）8逻辑函数 Y=A + B+ C+B 已是最简与或表达式。（ × ）9因为逻辑表达式 A + B +AB=A+B+AB 成立，所以 A + B= A+B 成立。（ × ）10对逻辑函数 Y=A + B+ C+B 利用代入规则，令A=BC 代入，得 Y= BC + B+ C+B = C+B 成立。（ √ ）11TTL 与非门的多余输入端可以
12、接固定高电平。（ √ ）12 当 TTL 与非门的输入端悬空时相当于输入为B A BCB AB AB A BCBBCBCBC 逻辑 1。（ √ ）13一般的逻辑门电路的输出端不行以并联在一起，否则可能会损坏器件。（ √ ）14CMOS 或非门与 TTL 或非门的逻辑功能完全相同。（ √ ）15三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ × ）16一般 TTL 门电路的输出端可以干脆相连，实现线与。（ × ）17CMOS OD 门（漏极开路门）的输出端可以干脆相连，实现线与。（ √ ）18TTL
13、OC 门（集电极开路门）的输出端可以干脆相连，实现线与。（ √ ）19. D 触发器的特性方程为 Qn+1 =D，与 Q n无关，所以它没有记忆功能。（ × ）20.RS 触发器的约束条件 RS=0 表示不允许出现R=S=1 的输入。（ √ ）21.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ √ ）22. 由两个 TTL 或非门构成的基本 RS 触发器，当 R=S=0 时，触发器的状态为不定。（ × ）23. 对边沿 JK 触发器，在 CP 为高电平期间，当J=K=1 时，状态会翻转一次。（ × ）24
14、. 优先编码器的编码信号是相互排斥的，不允很多个编码信号同时有效。（ × ）25. 编码与译码是互逆的过程。（ √ ）26. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（ √ ）27. 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ √ ）28. 数据选择器和数据安排器的功能正好相反，互为逆过程。（ √ ）29. 用数据选择器可实现时序逻辑电路。（ × ）30. 组合逻辑电路中产生竞争冒险的主要缘由是输入信号受到尖峰干扰。（ × ）31同步时序电路由组合电路和存储
15、器两部分组成。（√ ）32组合电路不含有记忆功能的器件。（ √ ）33时序电路不含有记忆功能的器件。（ × ）34同步时序电路具有统一的时钟 CP 限制。 （ × ）35异步时序电路的各级触发器类型不同。（ × ）36计数器的模是指对输入的计数脉冲的个数。（ × ）37D 触发器的特征方程 Qn+1 =D，而与 Q n无关，所以，D触发器不是时序电路。（ × ）38在同步时序电路的设计中，若最简状态表中的状态数为 2N ，而又是用 N 级触发器来实现其电路，则不需检查电路的自启动性。（ √ ）39把
16、一个 5 进制计数器与一个 10 进制计数器串联可得到 15 进制计数器。（× ）40同步二进制计数器的电路比异步二进制计数器困难，所以实际应用中较少运用同步二进制计数器。（ × ）41利用反馈归零法获得 N 进制计数器时，若为异步置零方式，则状态 SN 只是短暂的过渡状态，不能稳定而是立即变为 0 状态。（ × ）42. 数字电路中用1和0分别表示两种状态,二者无大小之分。（ √ ） 43格雷码具有任何相邻码只有一位码元不同的特性。（ √ ）44在时间和幅度上都断续改变的信号是数字信号，语音信号不是数字信号。（ √ ）4
17、5十进制数（9）10 比十六进制数（9）16 小。（ × ）46. 施密特触发器可用于将三角波变换成正弦波。（ × ）47. 施密特触发器有两个稳态。（√ ）48. 多谐振荡器的输出信号的周期与阻容元件的参数成正比。（√ ）49. 石英晶体多谐振荡器的振荡频率与电路中的R、C 成正比。（ × ）50. 单 稳 态 触 发 器 的 暂 稳 态 时 间 与 输 入 触 发 脉 冲宽度成正比。（× ）51. 单稳态触发器的暂稳态维持时间用 t W 表示，与电路中 RC 成正比。（ √ ）52. 采纳不行重触发单稳态触
18、发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽 tW。（× ）三、填空题 1. 数字信号的特点是在时间上和数值（幅度）上都是断续变 化的，其高电平和低电平常用 1和 0 来表示。2. 分析数字电路的主要工具是 逻辑代数 ，数字电路又称作 逻辑电路 。3. 在数字电路中，常用的计数制除十进制外，还有 二进制 、 八进制 、 十六进制 。4. ( 0111 1000) 8421BCD= （0100 1110 ）2 =( 116 ) 8 =( 78 ) 10 =(4E ) 165.最基本的逻辑关系有 与 、 或 、 非 三种。常用的几种导出的逻辑运
19、算为 与 、 或 、 非 、 与非 、 或非 。6. 逻辑函数的常用表示方法有 真值表 、 逻辑图 、 逻辑函数式 、 卡诺图 。7. 逻辑代数中与一般代数相像的定律有 交换律 、 结合律 、 安排律 。摩根定律又称为 反演定律 。8. 逻辑代数的三个重要规则是 带入规则 、 反演规则 、 对偶规则 。9逻辑函数 F= +B+ D 的反函数 =。10 添 加 项 公 式 AB+ C+BC=AB+ C 的 对 偶 式 为。11逻辑函数 F= +A+B+C+D= 1 。12逻辑函数 F= = 0 。A C FD B A C B A +A AAC B A BC AC B A + = + +A B C
20、 DAB B A B A B A + + + 13集电极开路门的英文缩写为 OC 门，工作时必需外接 电源和负载 。14.OC 门称为 集电极开路 门，多个 OC 门输出端并联到一起可实现 线与 功能。15TTL 与非门电压传输特性曲线分为 饱和 区、 转折 区、 线性 区、 截止 区。16.触发器有 两 个稳态，存储 8 位二进制信息要 八 个触发器。17一个基本 RS 触发器在正常工作时，它的约束条件是 +=1，则它不允许输入 = 0 且 = 0 的信号。18触发器有两个互补的输出端 Q、 ，定义触发器的 1 状态为，0 状态为，可见触发器的状态指的是 Q 端的状态。19一个基本 RS 触
21、发器在正常工作时，不允许输入 R=S=1 的信号，因此它的约束条件是 RS=0 。20在一个 CP 脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 空翻 ，触发方式为 边沿 式或 主从 式的触发器不会出现这种现象。21.描述触发器的逻辑功能的方法有 特征方程 、 真值表 、 逻辑表达式 、 波形图和 文字说明 。R SS RQ0 1 = = Q Q ， 1 0 = = Q Q ， 22半导体数码显示器的内部接法有两种形式：共 共阴 接法和共 共阳 接法。对于共阳接法的发光二极管数码显示器，应采纳 低 电平驱动的七段显示译码器。23消退竟争冒险的方法有 修改逻辑设计 、 滤波电容 、 加入选通电路 等。24寄存器根据功能不同可分为两类：位移 寄存器和 数码 寄存器。25数字电路根据是否有记忆功能通常可分为两类：时序逻辑 、 组合逻辑 。本文来源：网络收集与整理，如有侵权，请联系作者删除，谢谢！第21页 共21页第 21 页 共 21 页第 21 页 共 21 页第 21 页 共 21 页第 21 页 共 21 页第 21 页 共 21 页第 21 页 共 21 页第 21 页 共 21 页第 21 页 共 21 页第 21 页 共 21 页第 21 页 共 21 页