《（本科）第7章半导体存储器ppt课件（全）.pptx》由会员分享，可在线阅读，更多相关《（本科）第7章半导体存储器ppt课件（全）.pptx（37页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第7章半章半导导体存体存储储器器第七章 半导体存储电路7.1 存储器1.1.定义：半导体存储器是一种通用型定义：半导体存储器是一种通用型LSILSI，是能存储大量的二，是能存储大量的二值信息的半导体器件。值信息的半导体器件。2.2.主要指标：存储容量（大），存取速度（快）主要指标：存储容量（大），存取速度（快）3.3.分类：分类：从存储信息方式从存储信息方式上分为只读存储器上分为只读存储器ROMROM和随机存储器和随机存储器RAMRAM两两大类。大类。从制造工艺从制造工艺上分为双极型和上分为双极型和MOSMOS两类。两类。v随机存储器（随机存储器（RAM）在正常工作状态下，可以随时向存储器）
2、在正常工作状态下，可以随时向存储器中写入或读出数据，它具有上电记忆，断电丢失，表现为中写入或读出数据，它具有上电记忆，断电丢失，表现为记记忆的暂时性忆的暂时性。v根据存储单元工作原理的不同，可分为静态根据存储单元工作原理的不同，可分为静态RAM（SRAM）和动态和动态RAM（DRAM）。）。vDRAM的结构简单，集成度高，但存取速度不如的结构简单，集成度高，但存取速度不如SRAM，并，并且需要刷新电路。自带刷新电路的且需要刷新电路。自带刷新电路的DRAM又称集成随机存储又称集成随机存储器，写为器，写为iRAM。4.4.特点：特点：vROM在在正正常常情情况况下下只只能能从从中中读读取取数数据据
3、，不不能能快快速速地地随随时时修修改改或或重重新新写写入入数数据据。ROM的的优优点点是是电电路路结结构构简简单单，断断电电后后数数据据不不丢丢失失，表表现现为为记记忆忆的的永永久久性性。缺缺点点是是只只适适用用于于存存储储固固定定数数据据的的场场合。合。vROM又有掩模又有掩模ROM、PROM、EPROM、E2PROM和和FLASH ROM等。等。v掩模掩模ROM中的数据在制作时已经确定，无法更改。中的数据在制作时已经确定，无法更改。vPROM是可编程是可编程ROM，ROM中的数据由用户按自己的需要写中的数据由用户按自己的需要写入，但一经写入后，就不得修改（一次编程）。入，但一经写入后，就不
4、得修改（一次编程）。vEPROM是是可可擦擦除除ROM，有有UVEPROM和和E2PROM，其其中中的的数数据据由由用用户户按按自自己己的的需需要要写写入入并并且且可可以以修修改改，前前者者是是按按紫紫外外光光擦擦除，而后者是用电擦除的。除，而后者是用电擦除的。vFLASH ROM又又称称闪闪存存或或快快擦擦除除ROM，是是一一种种新新型型的的非非易易失失性性存存储储器器，其其中中的的数数据据既既可可保保存存又又可可更更改改或或删删除除。通通常常FLASH ROM是是用用软软件件在在PC系系统统中中改改写写或或在在线线写写入入，一一旦旦写写入入即即相相对对固固定定。FLASH ROM的的单单片
5、片存存储储容容量量大大，易易于于修修改改，广广泛泛用用于于主板的主板的ROM BIOS中。中。一、一、SRAM的结构和工作原理的结构和工作原理vSRAM主主要要由由存存储储矩矩阵阵、地地址址译译码码器器和和读读/写写控控制制电电路路三三部分组成。部分组成。7.2 静态随机存储器静态随机存储器SRAMv存存储储矩矩阵阵由由许许多多存存储储单单元元排排列列组组成成，每每个个存存储储单单元元能能存存放放1位位二二值值信信息息(0或或1)，在在译译码码器器和和读读/写写电电路路的的控控制制下下，进进行行读读/写写操作。操作。v地地址址译译码码器器一一般般都都分分成成行行地地址址译译码码器器和和列列地地
6、址址译译码码器器两两部部分分，行行地地址址译译码码器器将将输输入入地地址址代代码码的的若若干干位位A0Ai译译成成某某一一条条字字线线有有效效，从从存存储储矩矩阵阵中中选选中中一一行行存存储储单单元元；列列地地址址译译码码器器将将输输入入地地址址代代码码的的其其余余若若干干位位(Ai+1An-1)译译成成某某一一根根输输出出线线有有效效，从从字字线线选选中中的的一一行行存存储储单单元元中中再再选选1位位(或或n位位)，使使这这些些被被选选中中的的单单元元与与读读/写写电电路路和和I/O(输输入入/输输出出端端)接接通通，以以便便对对这这些些单单元元进行读进行读/写操作。写操作。列线行线位线静静
7、态态RAM的的存存储储单单元元如如下下图图所所示示，由由六六个个NMOS管管(T1T6)组组成成的的存存储储单单元元。T1、T2构构成成的的反反相相器器与与T3、T4构构成成的的反反相相器器交交叉叉耦耦合合组组成成一一个个RS触触发发器器，可可存存储储一一位位二二进进制制信信息息。Q和和Q是是RS触触发发器器的的互互补补输输出出。T5、T6是是行行选选通通管管，受受行行选选线线X(相相当当于于字字线线)控控制制，行行选选线线X为为高高电电平平时时Q和和Q的的存存储储信信息息分分别别送送至至位位线线Bj和和位位线线Bj上上，T7、T8是是列列选选通通管管，受受列列选选线线Y控控制制，列列选选线线
8、Y为为高高电电平平时时，位位线线Bj和和Bj上上的的信信息息被被分分别别送送至至输输入入输输出出线线I/O和和I/O，从从而而使使位位线线上上的的信信息息同同外外部部数数据据线线相通。相通。二、二、SRAM的静态存储单元的静态存储单元位线位线行选线列选线 动动态态RAM的的存存储储矩矩阵阵由由动动态态MOS存存储储单单元元组组成成。动动态态MOS存存储储单单元元利利用用MOS管管的的栅栅极极电电容容来来存存储储信信息息，由由于于栅栅极极电电容容的的容容量量小小，而而漏漏电电流流又又不不可可能能绝绝对对等等于于0，所所以以电电荷荷保保存存的的时时间间有有限限。为为避避免免存存储储信信息息的的丢丢
9、失失，必必须须定定时时地地给给电电容容补补充充漏漏掉掉的的电电荷荷。通通常常把把这这种种操操作作称称为为“刷刷新新”或或“再再生生”，因因此此DRAM内内部部要要有有刷刷新新电电路路。尽尽管管如如此此，由由于于DRAM存存储储单单元元的的结结构构能能做做得得非非常常简简单单，所用元件少，功耗低，所以目前已成为所用元件少，功耗低，所以目前已成为大容量大容量RAM的主流产品的主流产品。5.1.2 动态随机存储器动态随机存储器(DRAM)*7.3 只读存储器（只读存储器（ROM）vROM主要由主要由地址译码器地址译码器、存储矩阵存储矩阵和和输出缓冲器输出缓冲器三部分组成，三部分组成，其基本其基本结构
10、如下图结构如下图 所示。所示。ROM的基本结构的基本结构 v存存储储矩矩阵阵是是存存放放信信息息的的主主体体，它它由由许许多多存存储储单单元元排排列列组组成成。每每个个存存储储单单元元存存放放一一位位二二值值代代码码(0 或或 1)，若若干干个个存存储储单单元元组组成成一一个个“字字”(也也称称一一个信息单元个信息单元)。每。每一个一个或或一组一组存储单元都有一个对应的地址代码。存储单元都有一个对应的地址代码。v地地址址译译码码器器的的作作用用是是将将输输入入的的地地址址代代码码译译成成相相应应的的控控制制信信号号，利利用用这这个个控控制制信信号号从从存存储储矩矩阵阵中中把把指指定定的的信信息
11、息单单元元选选出出，并并把把其其中中的的数数据据送送到到输输出缓冲器。出缓冲器。v输输出出缓缓冲冲器器是是ROM的的数数据据读读出出电电路路，通通常常用用三三态态门门构构成成，它它不不仅仅可可以以实实现现对对输输出出数数据据的的三三态态控控制制，以以便便与与系系统统总总线线联联接接，还还可可以以提提高高存存储储器的带负载能力。器的带负载能力。下下图图是是具具有有两两位位地地址址输输入入和和四四位位数数据据输输出出的的ROM结结构构图图，其其存存储储单单元元用用二二极极管管构构成成。两两位位地地址址代代码码A1A0能能给给出出四四个个地地址址。由由译译码码器器将将地地址址翻翻译译成成W0W3四四
12、条条字字线线上上的的高高电电平平信信号号，存存储储矩矩阵阵是是由由四四个个二二极极管管或或门门组组成成的的编编码码器器，当当W0W3 每每根根线线上上给给出出高高电电平平时时，都都会会在在D3D0四四根根线线上上输输出出一一个个4位二值代码，每一个输出代码称为一个位二值代码，每一个输出代码称为一个“字字”。其中其中：W0W3称为称为“字线字线”D3D0四称为四称为“位线位线”（或数据线）（或数据线）二极管二极管ROM结构图结构图 读读出出数数据据时时，首首先先输输入入地地址址码码，并并对对输输出出缓缓冲冲器器实实现现三三态态控控制制，则则在在数数据据输输出出端端D3D0可可以以获获得得该该地地
13、址址对对应应字字中中所所存存储储的的数数据据。例例如如，当当A1A0=00时时，W0=1，W1=W2=W3=0，即即此此时时W0被被选选中中，读读出出W0对对应应字字中中的的数数据据D3D2D1D0=0101。同同理理，当当A1A0分分别别为为01、10、11时时，依依次次读读出出各各对对应应字字中中的的数数据据分分别别为为 1011、0100、1110。因因此此，该该ROM全全部部地地址址内内所所存存储的数据可用下表表示。储的数据可用下表表示。ROM的数据表的数据表 地地 址址 数数 据据 A1 A0D3 D2 D1 D00 00 11 01 10 1 0 11 0 1 10 1 0 01
14、1 1 0二、二、可编程只读存储器可编程只读存储器(PROM)vPROM的的总总体体结结构构与与掩掩模模ROM一一样样，是是由由存存储储矩矩阵阵、地地址址译译码码器器和和输输出出电电路路组组成成。不不过过在在出出厂厂时时已已经经在在存存储储矩矩阵阵的的所所有有交交叉叉点点上上全全部部制制作作了了存存储储元元件件，即即相相当当于于在在所所有有的的存存储储单单元元都都存存入入了了1(0)。在在写写数数据据时时，只只要要设设法法将将需需要要存存入入0(1)的的那那些些存储单元上的熔断丝熔断就行了。存储单元上的熔断丝熔断就行了。v可可见见，PROM的的内内容容一一旦旦写写入入，就就不不可可能能修修改改
15、了了，所所以以，它它只能写入一次。这就要求生产出一种可擦出重写的只能写入一次。这就要求生产出一种可擦出重写的ROM。熔熔丝丝型型PROM的的存存储储矩矩阵阵中中，每每个个存存储储单单元元都都接接有有一一个个存存储储管管，但但每每个个存存储储管管的的一一个个电电极极都都通通过过一一根根易易熔熔的的金金属属丝丝接接到到相相应应的的位位线线上上，如如下下图图所所示示。用用户户对对PROM编编程程是是逐逐字字逐逐位位进进行行的的。首首先先通通过过字字线线和和位位线线选选择择需需要要编编程程的的存存储储单单元元，然然后后通通过过规规定定宽宽度度和和幅幅度度的的脉脉冲冲电电流流，将将该该存存储储管管的的熔
16、熔丝丝熔熔断，这样就将该单元的内容改写了。断，这样就将该单元的内容改写了。熔丝型熔丝型PROM的存储单元的存储单元 三、三、可擦除的可编程只读存储器可擦除的可编程只读存储器(EPROM)EPROM利利用用特特殊殊结结构构的的浮浮栅栅MOS管管进进行行编编程程，ROM中中存存储储的数据可以进行多次擦除和改写。的数据可以进行多次擦除和改写。最最早早出出现现的的是是用用紫紫外外线线照照射射擦擦除除的的EPROM 简简称称UVEPROM)。不不久久又又出出现现了了用用电电信信号号可可擦擦除除的的EPROM简简称称E2PROM)。后后来来又又研研制制成成功功的的快快闪闪存存储储器器(Flash Memo
17、ry)也也是是一一种种用用电电信信号号擦擦除除的的可可编编程程ROM。快快闪闪存存储储器器(Flash Memory)是是新新一一代代电电信信号号擦擦除除的的可可编编程程ROM。它它既既吸吸收收了了EPROM结结构构简简单单、编编程程可可靠靠的的优优点点，又又保保留留了了E2PROM用用隧隧道道效效应应擦擦除快捷的特性，而且集成度可以做得很高。闪存速度快，但编程次数有限。除快捷的特性，而且集成度可以做得很高。闪存速度快，但编程次数有限。快闪存储器快闪存储器 (a)叠栅叠栅MOS管；管；(b)存储单元存储单元 7.4 存储器容量的扩展存储器容量的扩展v当使用一片当使用一片ROM或或RAM器件不能
18、满足对存储容量的要求时，器件不能满足对存储容量的要求时，就需要将若干片就需要将若干片ROM或或RAM组合起来，形成一个容量大的组合起来，形成一个容量大的存储器。存储器。v一、位扩展方式一、位扩展方式 存存储储器器芯芯片片的的字字长长多多数数为为一一位位、四四位位、八八位位等等。当当实实际际的的存存储储系系统统的的字字长长超超过过存存储储器器芯芯片片的的字字长长时时，需需要要进进行行位位扩扩展展。位扩展可以利用芯片的并联方式实现，如下图所示。位扩展可以利用芯片的并联方式实现，如下图所示。RAM的位扩展连接法的位扩展连接法 该该图图是是用用八八片片 10241 位位的的RAM扩扩展展为为10248
19、 位位RAM的的存存储储系系统统框框图图。图图中中八八片片RAM的的所所有有地地址址线线、R/W、CS分分别别对对应应并并接接在在一一起起，而而每每一一片片的的I/O端端作作为为整整个个RAM的的I/O端端的的一一位位。总总的的存存储储容容量量扩扩大大了了8倍倍。ROM芯片上没有读芯片上没有读/写控制端写控制端R/W，位扩展时其，位扩展时其余引出端的连接方法与余引出端的连接方法与RAM相同。相同。二、字扩展方式二、字扩展方式 字字数数的的扩扩展展可可以以利利用用外外加加译译码码器器控控制制芯芯片片的的片片选选(CS)输输入入端端来来实实现现。下下图图是是用用字字扩扩展展方方式式将将四四片片25
20、68 位位的的RAM扩扩展展为为10248 位位RAM的的系系统统框框图图。图图中中，译译码码器器的的输输入入是是系系统统的的高高位位地地址址A9、A8，其其输输出是各片出是各片RAM的片选信号。的片选信号。RAM、ROM的字扩展方法的字扩展方法 若若A9A8=01，则则RAM(2)片片的的CS=0，其其余余各各片片RAM的的CS均均为为1，故故选选中中第第二二片片。只只有有该该片片的的信信息息可可以以读读出出，送送到到位位线线上上，读读出出的的内内容容则则由由低低位位地地址址A7A0决决定定。显显然然，四四片片RAM轮轮流流工工作作，任任何何时时候候，只只有有一一片片RAM处处于于工工作状态
21、，整个系统字数扩大了四倍，而字长仍为八位。作状态，整个系统字数扩大了四倍，而字长仍为八位。思思 考考 题：题：v1 存储器的分类、组成、特点和应用。存储器的分类、组成、特点和应用。v2 存储器容量的计算。存储器容量的计算。v3 存储器容量的扩展方式有几种？分别怎么实现？（参考课件）存储器容量的扩展方式有几种？分别怎么实现？（参考课件）v4 试用试用1024x2的的RAM扩展成扩展成1024x6的存储器。画出连接图。的存储器。画出连接图。v5 把把256x4的的RAM扩展成扩展成512x4的存储器。画出连接图。的存储器。画出连接图。v6 试用试用64x2的的RAM扩展成扩展成256x4的存储器。
22、画出连接图。的存储器。画出连接图。A1 A0D0 D1 D2 D3 0 0 0 1 1 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 07.5 用存储器实现组合逻辑函数用存储器实现组合逻辑函数v下下表表是是一一个个ROM数数据据表表。如如果果把把输输入入地地址址A1、A0视视为为两两个个输输入入变变量量，而而把把输输出出数数据据D0、D1、D2、D3视视为为一一组组输输出出变量，则变量，则D0、D1、D2、D3就是一组就是一组A1、A0的组合逻辑函数。的组合逻辑函数。v由前述可知：译码电路的输出包含了输入变量的全部最小项，由前述可知：译码电路的输出包含了输入变量的全部
23、最小项，而每一位数据输出又都是若干个最小相之和。因此，而每一位数据输出又都是若干个最小相之和。因此，任何形任何形式的组合逻辑函数均能通过向式的组合逻辑函数均能通过向ROM中写入相应的数据来实现。中写入相应的数据来实现。v可可以以推推想想，用用具具有有n位位输输入入地地址址、m位位数数据据输输出出的的ROM可可以以获获得得一一组组（最最多多为为m个个）任任何何形形式式的的变变量量组组合合逻逻辑辑函函数数，只只要要根根据据函函数数的的形形式式向向ROM中中写写入入相相应应的的数数据据即即可可。这这个个原原理理也也适适用于用于RAM。用用ROM实现逻辑函数一般按以下实现逻辑函数一般按以下步骤步骤进行
24、：进行：根根据据逻逻辑辑函函数数的的输输入入、输输出出变变量量数数目目，确确定定ROM的的容容量量，选择合适的选择合适的ROM。写出逻辑函数的最小项表达式，画出写出逻辑函数的最小项表达式，画出ROM的阵列图。的阵列图。根据阵列图对根据阵列图对ROM进行编程。进行编程。例：试用例：试用ROM产生如下一组组合逻辑电路。产生如下一组组合逻辑电路。输输入入是是四四位位，输输出出是是四四位位，故故选选244 的的ROM。将将A、B、C、D四四个个变变量量分分别别接接至至地地址址输输入入端端A3、A2、A1、A0，按按照照逻逻辑辑函函数数的的要要求求存存入入相相应应的的数数据据，即即可可在在数数据据输输出出端端D3、D2、D1、D0得得到到Y4、Y3、Y2、Y1。为为简简化化作作图图，在在接接入入存存储储矩矩阵阵的的矩矩阵阵交交叉叉点点上上画画一一个个小小圆圆点点，以以代代替替存存储储器器件件。图图中中接接入入存存储储器器件件表表示示1，不不接接入入存存储储器器件件表表示示0。逻辑图如下：逻辑图如下：