E接口介绍全解.pptx

《E接口介绍全解.pptx》由会员分享，可在线阅读，更多相关《E接口介绍全解.pptx（31页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、主要内容1、概述2、E1基础知识介绍3、名词解释4、收发器DS21Q59的运用第1页/共31页一 概述 E1是ITU-T制定并由欧洲邮政与电信协会（CEPT）命名的数字传输系统一次群（即PCM30）标准，由32个64kbps的PCM话路经过分时复用形成，其传输速率为2.048Mbps，其中30个话路传输语音等用户信息，另两个话路作为系统开销，传输同步码、信令码及其他辅助信号。E1接口的物理及电特性符合CCITT的G.703标准。我国也采用E1标准作为PCM系统和N-ISDN的基群。目前，建立在G.703基础上的E1接口在分组网、帧中继网、GSM移动基站及军事通信中得到广泛的应用，传送语音信号、

2、数据、图像等业务。第2页/共31页二、E1基础知识介绍1、E1简介一条E1是2.048M的链路，用PCM编码。一个E1的帧长为256个bit,分为32个时隙，一个时隙为8个bit。每秒有8k个E1的帧通过接口，即8K*256=2048kbps。每个时隙在E1帧中占8bit，8*8k=64k，即一条E1中含有32个64K。第3页/共31页2、E1帧结构 E1分为有成帧，成复帧与不成帧三种方式，在成帧的E1中第0时隙用于传输帧同步数据，其余31个时隙可以用于传输有效数据；在成复帧的E1中，除了第0时隙外，第16时隙是用于传输信令的，只有第1到15，第17到第31共30个时隙可用于传输有效数据；而在

3、不成帧的E1中，所有32个时隙都可用于传输有效数据。第4页/共31页3、E1信道的帧结构 在E1信道中，8bit组成一个时隙（TS），由32个时隙组成了一个帧（F），16个帧组成一个复帧（MF）。在一个帧中，TS0 主要用于传送帧定位信号（FAS）、CRC-4（循环冗余校验）和对端告警指示，TS16主要传送随路信令（CAS）、复帧定位信号和复帧对端告警指示，TS1至TS15和TS17至TS31共30个时隙传送话音或数据等信息。我们称TS1至TS15和TS17至TS31为“净荷”，TS0和TS16为“开销”。如果采用带外公共信道信令（CCS），TS16就失去了传送信令的用途，该时隙也可用来传送信

4、息信号，这时帧结构的净荷为TS1至TS31，开销只有TS0了。第5页/共31页4、由PCM编码介绍E1 由PCM编码中E1的时隙特征可知，E1共分32个时隙TS0-TS31。每个时隙为64K，其中TS0为被帧同步码，Si、Sa4、Sa5、sa6、Sa7、A比特占用，若系统运用了CRC校验，则Si比特位置改传CRC校验码。TS16为信令时隙，当使用到信令(共路信令或随路信令)时，该时隙用来传输信令，用户不可用来传输数据。所以2M的PCM码型有：PCM30：PCM30用户可用时隙为30个，TS1-TS15,TS17-TS31。TS16传送信令，无CRC校验。第6页/共31页PCM31：PCM30用

5、户可用时隙为31个，TS1-TS15,TS16-TS31。TS16不传送信令，无CRC校验。PCM30C：PCM30用户可用时隙为30个，TS1-TS15,TS17-TS31。TS16传送信令，有CRC校验。PCM31C：PCM30用户可用时隙为31个，TS1-TS15,TS16-TS31。TS16不传送信令，有CRC校验。CE1,就是把2M的传输分成了30个64K的时隙，一般写成N*64，你可以利用其中的几个时隙，也就是只利用n个64K，必须接在CE1/pri接口上。CE1/pri接口拥有两种工作方式：E1工作方式（也称为非通道化工作方式）和CE1/PRI工作方式（也称为通道化工作方式）。第

6、7页/共31页5、E1接口阻抗匹配G703标准终端阻抗匹配非平衡为 75 ohm，平衡为120 ohm第8页/共31页6、E1三种使用方法将整个2M用作一条链路，如DDN（数字数据网）2M；将2M用作若干个64k及其组合，如128K，256K等，这就是CE1；在用作语音交换机的数字中继时，这也是E1最本来的用法，是把一条E1作为32个64K来用，但是时隙0和时隙15是用作signaling即信令的，所以一条E1可以传30路话音。PRI就是其中的最常用的一种接入方式，标准叫PRA信令。第9页/共31页三、名词解释 FAS Frame Alignment Signal FAS Frame Alig

7、nment Signal 基本帧信号基本帧信号 CAS Channel Associated Signaling CAS Channel Associated Signaling 通道关联信令通道关联信令 MFMF Multiframe Multiframe 复帧复帧 Si International Bits Si International Bits 国际标准位国际标准位 CRC4 Cyclical Redundancy CheckCRC4 Cyclical Redundancy Check 循环冗余检验循环冗余检验 CCS Common Channel Signaling CCS Com

8、mon Channel Signaling 公共信道信令公共信道信令 SaSa Additional Bits Additional Bits 额外附加位额外附加位 E-Bit CRC4 Error Bits E-Bit CRC4 Error Bits 循环冗余检验错误位循环冗余检验错误位 LOCLOC Loss of Clock Loss of Clock 时钟丢失时钟丢失 TCLK TCLK 此此文文中中TCLKTCLK基基本本上上引引用用发发送送速速率率时时钟钟和和参参考考实实际际的的输输 入信号或者内部驱动信号入信号或者内部驱动信号 RCLK RCLK 引引用用帧帧恢恢复复网网络络时时

9、钟钟和和作作为为输输出出时时钟钟或或者者内内部部信信号号的的参考。参考。第10页/共31页四、DS21Q59应用1、DS21Q59概述 DS21Q59是美国MAXIM公司出品的单片四路E1收发器芯片，是一种优化的高密度E1线路终端。它包含四个由线路接口单元（LIU）和成帧器组成的完全独立的收发器，具备了连接四条E1线路所需的各种功能，并且还有一个TDM背板接口，用于在片内进行多路E1信号的交叉复用。该芯片是制作四路E1数字中继接口的极佳选择，可广泛用于路由器、复用器、接入设备、数字程控交换机及信道服务单元（CSU）与数据服务单元（DSU）中。第11页/共31页2、DS21Q59的主要性能与特点

10、 有4个完整的E1收发器；32/128位的无晶振抖动抑制器，用于消除时钟或数据的相位抖动；片内的系统时钟合成器能够产生2.048MHz、4.096MHz、8.192MHz及16.384MHz等几种时钟，用于多路E1信号的交叉式PCM总线工作（IBO）方式；支持随路信令（CAS）和公共信道信令（CCS）第12页/共31页接收通路有两帧容量的滑动缓冲存储器,用于消除接收数据与背板异步时钟之间的相位差和频率差；四个收发器具有独立的环回诊断能力，包括远端环回、本地环回与帧环回；附加的8根输出引脚（每个收发器2根）可由用户灵活配置使用；能够检测并产生远端告警及AIS告警；符合ITU-T的G.703、G.

11、704以及G.732等E1标准。第13页/共31页3、DS21Q59基本工作原理DS21Q59芯片主要集成了线路接口单元和成帧器功能，由外部的控制器或处理器通过串口或并口总线对芯片实施控制与功能配置。下图是DS21Q59内部功能框图（图中只画出了四个收发器中的一个）。TSER1是发送串行数据流的输入端，RSER1是接收串行数据流的输出端。线路接口单元包括发送接口、接收接口和抖动抑制器，由LICR寄存器控制。第14页/共31页第15页/共31页数据发送发送数据时，发送成帧器提供E1传输所必须的帧和复帧数据开销，背板接口部分为成帧器提供时钟、数据和帧同步信号，由成帧器插入适当的帧同步码型和告警信息

12、，并通过计算插入CRC码字，然后完成AMI和HDB3编码；最后利用一组经过激光修整的延迟线和一个精密的D/A转换器产生波形，发送到E1线路上去。波形的产生要根据使用的传输介质的情况，产生相应的驱动波形，分别用于75 的同轴电缆或120 的双绞线对传输。发送波形通常通过一个1：2的升压变压器耦合到同轴线或屏蔽的双绞线对上去。第16页/共31页数据接收接收时，E1波形从RRING和RTIP引脚进入芯片，首先进行时钟和数据恢复，经过抖动抑制器送到接收成帧器；接收成帧器完成对AMI和HDB3线路码的解码及数据流的同步，确定帧和复帧的码型，同时完成CRC码字的错误计数，检测接收到的AIS、同步丢失以及对

13、端告警等各种告警信号，并为背板接口部分提供时钟、数据和帧同步信号。接收通路有两帧容量的滑动缓冲存储器，可通过RCR寄存器控制启用，用于消除接收数据与背板异步时钟SYSCLK之间的相位差和频率差。第17页/共31页线路接口阻抗选择用户通过设置“CCR5”寄存器的“IRTSEL”位（CCR5.4），即可实现DS21Q59芯片与75 或120 接收终端的匹配。也可以使用内部的终端功能，此时，外部终端接电阻为120 欧（一般为两只60 电阻串联），将“IRTSEL”位置为“1”，使DS21Q59的内部电阻与外部电阻相并联，从而将端接电阻调整到75 欧。相位抖动消除每个收发器都有一个时钟与数据抖动抑制器

14、，通过LICR寄存器的JAS位（即D3位），可以将其配置到发送通路中，也可以配置到接收通路中，用于从发送或接收信号中消除相位抖动。也可以选择不用此项功能。第18页/共31页用户操作口“OUTA”和“OUTB”是用户选用输出口，根据需要可灵活配置。通过控制“OUTAC”寄存器，可以使OUTA口输出CMI码，用于直接驱动光接口。时钟合成器片内的系统时钟合成器能够产生2.048MHz、4.096MHz、8.192MHz及16.384MHz等频率的时钟，既为每个收发器提供时钟，还可以为多路E1信号的交叉总线（简称IBO）方式提供时钟。以IBO方式工作时，每个收发器的接收缓冲存储器都必须启用，系统时钟合

15、成器允许任意一条E1线路被选中作为系统的参考时钟源，16.384MHz的系统时钟支持最多8个E1数据流复用到单条高速PCM总线上（用两片DS21Q59实现），高速的PCM串行数据流从TSER1引脚输入、从RSER1输出。第19页/共31页4、功能模块及其功能（1）总线接口外部的微控制器或微处理器通过多路总线/简单总线或者串行接口总线来控制DS21Q59的工作。器件工作有Intel 和 Motorola 两种定时配置。由 PBTS/BTS1/BTS0来配置总线模式。第20页/共31页（2）寄存器DS21Q59的工作环境是通过9个控制寄存器来配置的。接收控制器（RCR）、发送控制器（TCR）和7个

16、公共控制寄存器（CCR1-CCR7）。这些寄存器在上电时就初始化配置，正常工作后无需改动，除非系统配置需要改变。地址地址0F0F是一个地址识别寄存器（只读寄存器），高是一个地址识别寄存器（只读寄存器），高4 4位固定位固定为为10011001，指出，指出E1E1收发器器件存在，低收发器器件存在，低4 4位用来识别器件的位用来识别器件的idid。此。此寄存器仅存在收发器寄存器仅存在收发器1 1（TS0TS0，TS1=0TS1=0）。）。工厂测试寄存器地址为1EHex，上电工作时，此寄存器应该设置为00h。DS21Q59有4个寄存器表征数据帧实时状态信息。即状态寄存器（SR1）、状态寄存器（SR2

17、）、接收信息寄存器（RIR）和同步状态寄存器（SSR）。第21页/共31页RAF 接收帧定位寄存器(1BH)RNAF 接收帧非定位寄存器（40H）TAF 发送帧定位寄存器 TNAF 发送帧非定位寄存器 第22页/共31页（3）上电时序上电时，由于内部寄存器的内容都是无法预知的，固DS21Q59应配置所有的工作寄存器，包括设置测试寄存器为00H（地址为1EHex）。LIRST（CCR4.7位）应该从0置为1复位线路接口电路（设置LIRST后，大概需要40ms后器件才能恢复），然后稳定输入系统时钟（SYSCLK），同时ESR（CCR4.5和CCR4.6）也需要从0设置为1（如果弹性存储不选择可以忽

18、略这步设置）。（）成帧器环路 环路运用在测试和调试应用中，环路运用在测试和调试应用中，SCT SCT 环路数环路数据从发送器返回到接收器。据从发送器返回到接收器。FLBFLB使能时，出现下面使能时，出现下面情况：情况：在在TPOSOTPOSO和和TNEGOTNEGO作为正常数据发送，数据作为正常数据发送，数据通过通过RPOSIRPOSI输入，输入，RNEGIRNEGI忽略；忽略；RCLK输出用TCLK输入替代。第23页/共31页（）远程环路CCR3.7=1，DS21Q59强制进入远程环路模式。此环路中，通过RPOSI和RNEGI引脚输入的数据返回到TPOSO和TNEGO引脚被发送。数据为正常模

19、式连续的通过接收成帧器，而此时发送成帧器的数据是被忽略的。（）本地环路CCR3.6=1，进入本地环路模式。此环路中，数据作为正常模式连续发送。在RTIP和RRING接收的数据被发送数据替代。环路中的数据经过振动抑制器。第24页/共31页（）系统时钟接口 独立的系统时钟接口（SCI）四个收发器公用。SCI可以设计为使用4个接收器中的任一个来作为系统的主参考时钟。同理，多个DS21Q59组成N口系统，SCI允许N路中任何一个作为主时钟。此参考时钟还可以通过REFCLK引脚为其它DS21Q59提供时钟。REFCLK作为输出，选择4路接收之一作为参考。此引脚配置为输入（对SCSx位写入0）时，其选择的

20、参考时钟不能作为主时钟。通过时钟合成器PLL能产生2.048M、4.098M、8.192M和16.384M几种系统时钟。系统时钟也可以同IBO功能一起使用把8路E1线合并到一路高速的PCM总线上。当E1线路口停止时（接收负载信号丢失条件下），系统时钟接口自动会把MCLK切换过来作为系统时钟，因此MCLK实际上是作为主时钟的备份源。主机也能找到并选择一个正在工作E1口作为主源。由于被选择接口时钟需要通过其它的DS21Q59器件上（在多器件配置中），因此一个DS21Q59时钟合成器总是一个高速时钟源，这允许在时钟源能够平稳的切换。SCI控制寄存器只在收发器1中存在（TS0，TS1=0）。第25页/

21、共31页（）接收时钟和数据恢复DS21Q59具有一个数字时钟恢复系统。器件通过一个1：1变压器与带屏蔽双绞线或者同轴电缆接收E1线路连接。MCLK引脚提供的2.048MHz时钟通过内部PLL进行16x倍频，然后提供给时钟恢复系统。时钟恢复系统使用PLL提供的时钟形成一个16倍的超采样器，用来恢复时钟和数据。此超采样技术确保了突出的抖动误差。通常RCLK是从RTIP和RRING输入端E1 线上AMI/HDB3波形中恢复出来的，如果输入端不存在AMI信号时，RCLK来源于MCLK引脚。如果抖动抑制器用在发送模块或禁止时，由于超采样数字时钟恢复电路的缘故，RCLK的高电平周期变短（即正脉冲变窄）。而

22、如果抖动抑制器用在接收模块（大部分方案应用）时，抖动抑制器恢复RCLK几乎50%的职责。第26页/共31页（）发送时钟源根据DS21Q59的不同工作模式，发送时钟源也不同。基本配置时，IBO功能禁止，发送时钟源来至TCLK引脚，这种模式一般TCLK引脚上是一个2.048MHz50ppm。如果TCLK丢失，则是自动切换到REFCLK引脚上的系统参考时钟或者同一接口上的恢复时钟由主机来分配。主机通过查询到发送时钟丢失中断来切换2个备份时钟的一个，而此时不管TCLK脚状态如何。当IBO功能模式时，由于在发送端时滑动（slips）是禁止的，故发送时钟必须与系统时钟同步。这种模式下，TCLK脚被忽略，发

23、送时钟由IBO电路自动提供SYSCLK上当前时钟，被划为2/4/8三种。如果SYSCLK丢失，自动切换到REFCLK引脚上的系统参考时钟或者同一接口上的恢复时钟由主机来分配。第27页/共31页（）弹性存储器操作 DS21Q59DS21Q59在在接接收收端端有有容容纳纳2 2帧帧（512bit512bit）的的弹弹性性存存储储器器。用用于于消消除除接接收收数数据据与与背背板板异异步步时时钟钟之之间间的的相相位位差差和和频频率率 差差。背背 板板 异异 步步 时时 钟钟 主主 要要 是是 2.048M2.048M（正正 常常 工工 作作）、4.096M4.096M、8.192M8.192M或或者者

24、16.384M16.384M（使使用用IBOIBO功功能能时时）。此此寄寄存器包含了丰富的可控滑动性能。存器包含了丰富的可控滑动性能。如如果果接接收收弹弹性性存存储储器器被被使使能能（RCR.4=1RCR.4=1），则则SYSCLKSYSCLK引引脚脚必必须须提提供供一一个个2.048MHz2.048MHz时时钟钟。如如果果是是IBOIBO功功能能，则则SYSCLKSYSCLK引引脚脚必必须须提提供供一一个个4.096/8.192/16.384MHz4.096/8.192/16.384MHz时时钟钟。用用 户户 要要 么么 在在 RSYNCRSYNC引引 脚脚 提提 供供 一一 个个 帧帧/复

25、复 帧帧 同同 步步 时时 钟钟（RCR.5=1RCR.5=1），要要么么在在帧帧/复复帧帧边边界界时时RSYNCRSYNC引引脚脚提提供供一一个个脉脉冲冲（RCR.5=0RCR.5=0）。通通过过控控制制RCR1.6=0/1RCR1.6=0/1为为单单帧帧/复复帧帧边边界界出出现现脉脉冲冲。在在弹弹性性存存储储模模式式下下，CASCAS（RCR.7=0RCR.7=0）/CRC4/CRC4（RCR.7=1RCR.7=1）复复帧帧边边界界通通过过RSYNCRSYNC引引脚脚来来指指示示。当当弹弹性性存存储储器器是是满满载载或或者者空空载载时时，会会产产生生一一个个 可可 控控 制制 的的 滑滑 动动（slipslip），如如 果果 是是 空空 载载，满满 帧帧（256bits256bits）将将在在RSERRSER重重复复，这这时时SR1.4=1SR1.4=1和和RIR.3=1RIR.3=1；如果是满载，整帧数据被删除，如果是满载，整帧数据被删除，SR1.4=1SR1.4=1和和RIR.4=1RIR.4=1。第28页/共31页(1)线路接口单元线路接口单元包括3部分：接收器，处理时钟和数据的恢复；发送器，波形发生和驱动E1线路；抖动抑制器。由线路接口控制器来管理这3部分。第29页/共31页谢谢！第30页/共31页感谢您的观赏第31页/共31页