《中职 电子线路（第3版）第19章电子课件（）.ppt》由会员分享，可在线阅读，更多相关《中职 电子线路（第3版）第19章电子课件（）.ppt（46页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、中职 电子线路（第3版）第19章电子课件 （高教版）第第19章章 时序逻辑电路时序逻辑电路 19.2 寄存器19.3 计数器19.1 时序逻辑电路的概述19.4 集成计数器应用与实验19.1 时序逻辑电路的概述时序逻辑电路的概述1.时序电路的特点时序电路的特点 时时序序逻逻辑辑电电路路任任何何一一个个时时刻刻的的输输出出状状态态不不仅仅取取决决于于当当时时的的输输入入信信号，还与电路的原状态有关号，还与电路的原状态有关。时序电路的特点：（时序电路的特点：（1 1）含有记忆元件（最常用的是触发器）。）含有记忆元件（最常用的是触发器）。（2 2）具有反馈通道。具有反馈通道。2.时序电路的组成时序电
2、路的组成3.时序电路的分类时序电路的分类 时序电路的分类有多种，但主要是按照其存储电路时序电路的分类有多种，但主要是按照其存储电路中各触发器是否由统一时钟控制，分为同步时序电路和中各触发器是否由统一时钟控制，分为同步时序电路和异步时序电路两大类型。异步时序电路两大类型。（1）同步时序电路）同步时序电路若时序电路中存储电路各触发器状态的更新是在同一时若时序电路中存储电路各触发器状态的更新是在同一时钟脉冲的特定时刻（如上升沿或下降沿）同步进行的，钟脉冲的特定时刻（如上升沿或下降沿）同步进行的，这样的时序电路就被称为同步时序电路。这样的时序电路就被称为同步时序电路。（2）异步时序电路）异步时序电路若
3、时序电路中存储电路各触发器的状态更新不受时钟脉若时序电路中存储电路各触发器的状态更新不受时钟脉冲的统一控制，而是在不同时刻分别进行的，或者没有冲的统一控制，而是在不同时刻分别进行的，或者没有时钟脉冲，这样的时序电路就被称为异步时序电路。时钟脉冲，这样的时序电路就被称为异步时序电路。数字电路中的数码寄存器、计数器、存储器等都是时序数字电路中的数码寄存器、计数器、存储器等都是时序电路的基本单元电路。电路的基本单元电路。19.2 寄存器寄存器集成数码寄存器集成数码寄存器74LSl75：19.2.1 数码寄存器数码寄存器数码寄存器数码寄存器存储二进制数码的时序电路组件存储二进制数码的时序电路组件747
4、4LS175175的功能的功能:RD是异步清零控制端。是异步清零控制端。D0D3是并行数据输入端，是并行数据输入端，CP为时钟脉冲端。为时钟脉冲端。Q0Q3是并行数据输出端。是并行数据输出端。0111RD清零清零10CP时钟时钟 d0 d1 d2 d3 D0 D1 D2 D3输输 入入0 0 0 0d0 d1 d2 d3保保 持持保保 持持Q0 Q1 Q2 Q3输输 出出工作模式工作模式异步清零异步清零数码寄存数码寄存数据保持数据保持数据保持数据保持7474LS175175的功能表的功能表19.2.2 移位寄存器 移移位位寄寄存存器器不不但但可可以以寄寄存存数数码码，而而且且在在移移位位脉脉冲
5、冲作作用用下，寄存器中的数码可根据需要向左或向右移动下，寄存器中的数码可根据需要向左或向右移动1 1位。位。1 1单向移位寄存器单向移位寄存器 （1 1）右移寄存器（）右移寄存器（D触发器组成的触发器组成的4 4位右移寄存器）位右移寄存器）右移寄存器的结构特点：右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。左边触发器的输出端接右邻触发器的输入端。移位脉冲移位脉冲输入数码输入数码输输 出出CPDIQ0 Q1 Q2 Q300 0 0 0 设移位寄存器的初始状态为设移位寄存器的初始状态为0000，串行输入数码，串行输入数码DI=1101，从高，从高位到低位依次输入。其位到低位依次输入
6、。其状态表如下：状态表如下：111 0 0 01 1 0 012030 1 1 0141 0 1 1右移寄存器的时序图：右移寄存器的时序图：由于右移寄存器移位的方向由于右移寄存器移位的方向为为DIQ0 0Q1 1Q2 2Q3 3，所以又，所以又称称上移寄存器上移寄存器。在在4 4个个CPCP作作用用下下，输输入入的的4 4位位串串行行数数码码11011101全全部部存存入入了了寄寄存存器器中中。这这种种方式称为方式称为串行输入方式串行输入方式。移位脉冲移位脉冲输入数码输入数码输输 出出CPDIQ0 Q1 Q2 Q30123411010 0 0 01 0 0 01 1 0 00 1 1 01 0
7、 1 1（2 2）左移寄存器）左移寄存器 2 2 双向移位寄存器双向移位寄存器 将将右右移移寄寄存存器器和和左左移移寄寄存存器器组组合合起起来来，并并引引入入一一控控制制端端S便便构构成成既可左移又可右移的双向移位寄存器。既可左移又可右移的双向移位寄存器。左移寄存器的结构特点：左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。右边触发器的输出端接左邻触发器的输入端。当当S=1时，时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作；，实现右移操作；其中，其中，DSR为右移串行输入端，为右移串行输入端，DSL为左移串行输入端。为左移串行输入端。当当S=0时，时，D0=Q
8、1、D1=Q2、D2=Q3、D3=DSL，实现左移操作。，实现左移操作。D D触发器组成的双向移位寄存器：触发器组成的双向移位寄存器：3.3.集成移位寄存器集成移位寄存器741947419474194为四位双向移位寄存器为四位双向移位寄存器。Q0和和Q3分分别别是是左左移移和和右右移移时时的的串串行行输输出出端端，Q0、Q1、Q2和和Q3为为并行输出端。并行输出端。DSL 和和DSR分分别别是是左左移移和和右右移移串串行行输输入入。D0、D1、D2 2和和D3是是并并行行输输入端。入端。74194的功能表的功能表输输 入入输输 出出工作模式工作模式清零清零控控 制制串行输入串行输入时钟时钟并行
9、输入并行输入RDS1 S0DSL DSRCPD0 D1 D2 D3Q0 Q1 Q2 Q30 0 0 0 0异步清零异步清零10 0 Q0n Q1n Q2n Q3n保保 持持110 10 1 1 0 1 Q0n Q1n Q2n0 Q0n Q1n Q2n右右 移移111 01 01 0 Q1n Q2n Q3n 1Q1n Q2n Q3n 0左左 移移11 1 D0 D1 D2 D3D0 D1 D2 D3并行置数并行置数4 4、移位寄存器构成的移位型计数器、移位寄存器构成的移位型计数器(1)环形计数器环形计数器 环形计数器的特点：环形计数器的特点：电路简单，电路简单，N位移位寄存器可以计位移位寄存器可
10、以计N个数，实现模个数，实现模N计数器。状态为计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。的输出端的序号等于计数脉冲的个数，通常不需要译码电路。(2)扭环形计数器扭环形计数器为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。一一般般来来说说，N位位移移位位寄寄存存器器可可以以组组成成模模2N的的扭扭环环形形计计数数器器，只只需需将将末末级级输出反相后，接到串行输入端。输出反相后，接到串行输入端。计数器计数器用以统计输入脉冲用以统计输入脉冲CPCP个数的电路个数的电路。19.3 计数器计数器计数器的分类：计数
11、器的分类：（2 2）按按数数字字的的增增减减趋趋势势可可分分为为加加法法计计数数器器、减减法计数器和可逆计数器。法计数器和可逆计数器。（1 1）按按计计数数进进制制可可分分为为二二进进制制计计数数器器和和非非二二进进制计数器。制计数器。非二进制计数器中最典型的是十进制计数器。非二进制计数器中最典型的是十进制计数器。（3 3）按按计计数数器器中中触触发发器器翻翻转转是是否否与与计计数数脉脉冲冲同同步分为同步计数器和异步计数器。步分为同步计数器和异步计数器。19.3.1 二进制计数器1 1二进制异步计数器二进制异步计数器 （1 1）二进制异步加法计数器（）二进制异步加法计数器（4 4位）位）工作原
12、理：工作原理：4个个JK触发器都接成触发器都接成T触发器。触发器。每当每当Q2由由1变变0，FF3向相反的状态翻转一次。向相反的状态翻转一次。每来一个每来一个CP的下降沿时，的下降沿时，FF0向相反的状态翻转一次；向相反的状态翻转一次；每当每当Q0由由1变变0，FF1向相反的状态翻转一次；向相反的状态翻转一次；每当每当Q1由由1变变0，FF2向相反的状态翻转一次；向相反的状态翻转一次；用用“观察法观察法”作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。由由时时序序图图可可以以看看出出，Q0 0、Ql、Q2 2、Q3 3的的周周期期分分别别是是计计数数脉脉冲冲(CP)周周期的期的
13、2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而计数器也可作为分频器。倍，因而计数器也可作为分频器。（2 2）二进制异步减法计数器）二进制异步减法计数器用用4 4个上升沿触发的个上升沿触发的D触发器组成的触发器组成的4 4位异步二进制减法计数器。位异步二进制减法计数器。工作原理：工作原理：D触发器也都接成触发器也都接成T触发器。触发器。由由于于是是上上升升沿沿触触发发，则则应应将将低低位位触触发发器器的的Q端端与与相相邻邻高高位位触触发发器器的时钟脉冲输入端相连，即从的时钟脉冲输入端相连，即从Q端取借位信号。端取借位信号。它也同样具有分频作用。它也同样具有分频作用。二进制异步减法计数
14、器的二进制异步减法计数器的时序波形图和状态图。时序波形图和状态图。在在异异步步计计数数器器中中，高高位位触触发发器器的的状状态态翻翻转转必必须须在在相相邻邻触触发发器器产产生生进进位位信信号号（加加计计数数）或或借借位位信信号号（减减计计数数）之之后后才才能能实实现现，所所以以工工作作速速度度较较低低。为为了提高计数速度，可采用同步计数器。了提高计数速度，可采用同步计数器。2 2二进制同步计数器二进制同步计数器（1 1）二进制同步加法计数器）二进制同步加法计数器 由于该计数器的由于该计数器的翻转规律性较强，只翻转规律性较强，只需用需用“观察法观察法”就可就可设计出电路：设计出电路：因为是因为是
15、“同步同步”方式，方式，所以将所有触发器的所以将所有触发器的CPCP端连在一起，接计端连在一起，接计数脉冲。数脉冲。然后分析状态图，然后分析状态图，选择适当的选择适当的JKJK信号。信号。计数脉冲计数脉冲序号序号电电 路路 状状 态态等效十进等效十进制数制数Q3 Q2 Q1 Q00123456789101112131415160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 001234567891011121
16、3141504 4位二进制同步加法计数器位二进制同步加法计数器7416174161 异步清零。异步清零。7416174161具有以下功能：具有以下功能：计数。计数。同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。保持。保持。01111RD清零清零0111LD预置预置 0 01 1EP ET使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持计计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数7416
17、174161的功能表的功能表（2）4位二进制同步可逆计数器位二进制同步可逆计数器741910111LD预置预置100EN使能使能01D/U加加/减控制减控制CP时钟时钟d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入d3 d2 d1 d0保保 持持计计 数数计计 数数Q3 Q2 Q1 Q0输输 出出工作模式工作模式异步置数异步置数数据保持数据保持加法计数加法计数减法计数减法计数74191的功能表的功能表19.3.2 十进制计数器十进制计数器N进制计数器又称模进制计数器又称模N计数器。计数器。当当N=2n时，就是前面讨论的时，就是前面讨论的n位二进制计数器；位二进制计数器；
18、当当N2n时时，为为非非二二进进制制计计数数器器。非非二二进进制制计计数数器中最常用的是十进制计数器。器中最常用的是十进制计数器。集成十进制计数器举例集成十进制计数器举例（1 1）84218421BCD码同步加法计数器码同步加法计数器741607416001111RD清零清零0111LD预置预置 0 01 1EP ET使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持十进制计十进制计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持
19、加法计数加法计数7416074160的功能表的功能表（2 2）二）二五五十进制异步加法计数器十进制异步加法计数器7429074290二进制计数器的时钟输入端为二进制计数器的时钟输入端为CP1 1，输出端为，输出端为Q0 0；五进制计数器的时钟输入端为五进制计数器的时钟输入端为CP2 2，输出端为，输出端为Q1 1、Q2 2、Q3 3。7429074290包含一个独立的包含一个独立的1 1位二进制计数器和一个独立的五进制计数器。位二进制计数器和一个独立的五进制计数器。如如果果将将Q0 0与与CP2 2相相连连，CP1 1作作时时钟钟输输入入端端，Q0 0Q3 3作作输输出出端端，则则为为8421
20、8421BCD码码十十进进制制计计数数器器。如如果果将将Q3与与CP0相相连连，CP2作作时时钟钟输输入入端端，从从高高位位到低位的到低位的输输出出为为Q0 Q3 Q2 Q1 时时，则则构成构成5421BCD码码十十进进制制计计数器。数器。7429074290的功能：的功能：异步清零。异步清零。计数。计数。异步置数（置异步置数（置9 9）。）。复位输入复位输入置位输入置位输入时时 钟钟输输 出出工作模式工作模式R0（1）R0（2）R9（1）R9（2）CPQ3 Q2 Q1 Q01 11 10 00 0 0 00 0 0 0异步清零异步清零0 01 11 11 0 0 11 0 0 1异步置数异步
21、置数0 0 0 00 00 0计计 数数计计 数数计计 数数计计 数数加法计数加法计数集成计数器的应用集成计数器的应用（1 1）同步级联。）同步级联。例例：用用两两片片4 4位位二二进进制制加加法法计计数数器器7416174161采采用用同同步步级级联联方方式式构构成成的的8 8位位二进制同步加法计数器，模为二进制同步加法计数器，模为1616=2561616=256。1 1计数器的级联计数器的级联（2 2）异步级联）异步级联 例例：用用两两片片74191采采用用异异步步级级联联方方式式构构成成8位位二二进进制制异步可逆计数器。异步可逆计数器。（3）用计数器的输出端作进位）用计数器的输出端作进位
22、/借位端借位端有的集成计数器没有进位有的集成计数器没有进位/借位输出端，这时可根据具体情况，借位输出端，这时可根据具体情况，用计数器的输出信号用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位产生一个进位/借位。借位。例：用两片例：用两片74290采用异步级联方式组成的二位采用异步级联方式组成的二位8421BCD码十进制码十进制加法计数器。加法计数器。模为模为1010=1002 2组成任意进制计数器组成任意进制计数器（1）异步清零法）异步清零法适用于具有异步清零端的集成计数器。适用于具有异步清零端的集成计数器。例：用集成计数器例：用集成计数器74160和与非门组成的和与非门组成的6进制计数器
23、。进制计数器。（2）同步清零法）同步清零法同步清零法适用于具有同步清零端的集成计数器。同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器例：用集成计数器74163和与非门组成的和与非门组成的6进制计数器。进制计数器。（3）异步预置数法）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器例：用集成计数器74191和与非门组成的余和与非门组成的余3码码10进制计数器。进制计数器。（4）同步预置数法）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器例
24、：用集成计数器74160和与非门组成的和与非门组成的7进制计数器。进制计数器。例例 用用7416074160组成组成4848进制计数器。进制计数器。先将两芯片采用同步级联方式连接成先将两芯片采用同步级联方式连接成100100进制计数器，进制计数器，然后再用异步清零法组成了然后再用异步清零法组成了4848进制计数器。进制计数器。解：解：因为因为N4848，而，而7416074160为模为模1010计数器，所以要用两片计数器，所以要用两片7416074160构成构成.。3 3组成分频器组成分频器前前面面提提到到，模模N计计数数器器进进位位输输出出端端输输出出脉脉冲冲的的频频率率是是输输入入脉脉冲冲
25、频率的频率的1/1/N，因此可用模，因此可用模N计数器组成计数器组成N分频器。分频器。解解：因因为为32768=232768=21515，经经1515级级二二分分频频，就就可可获获得得频频率率为为1 1Hz的的脉脉冲冲信信号。因此将四片号。因此将四片7416174161级联，从高位片（级联，从高位片（4 4）的）的Q2 2输出即可。输出即可。例例 某某石石英英晶晶体体振振荡荡器器输输出出脉脉冲冲信信号号的的频频率率为为3276832768Hz，用用7416174161组成分频器，将其分频为频率为组成分频器，将其分频为频率为1 1Hz的脉冲信号。的脉冲信号。19.4 集成计数器应用与实验集成计数
26、器应用与实验19.4.1 集成计数器的应用集成计数器的应用1.计数器的级联计数器的级联（1）同步级联图19.11是用两片4 位二进制加法计数器74161 采用同步级联方式构成的8 位二进制同步加法数器，模为1616=256图19.11 74161 同步级联组成8 位二进制加法计数器（2）异步级联用两片74191 采用异步级联方式构成的8 位二进制异步可逆计数器如图19.12所示19.4.2计数器实验计数器实验一、实验目的一、实验目的（1）熟悉由集成触发器构成的计数器电路及其工作原理。（2）熟练掌握中规模集成电路计数器及其应用方法。二、实验原理二、实验原理1.异步二进制加法计数器异步二进制加法计
27、数器图19.17 用74LS74构成的四位异步二进制加法计数器2.集成计数器集成计数器图19.18 74LS193外引脚排列图三、实验仪器与器件数字实验系统：一台；直流稳压电源：一台；集成电路：74LS74,74LS193,74LS00各一片。四、实验内容与步骤1.异步二进制加法计数器按如图19.17所示连接线路。其中CP接单次脉冲（或连续脉冲），端接实验箱上的复位开关，Q0,Q1,Q2,Q3分别接LED，检查无误后接通电源。先将计数器清零，然后启动单次脉冲（输入CP脉冲），计数器应按二进制方式工作。2.异步十进制加法计数器在图19.17中，将Q3,Q1两输出端接至与非门的输入端，输出端接计数
28、器的四个清零端，如图中虚线所示，启动单次脉冲输入，就可发现其逻辑功能为十进制（8421BCD码）计数器。3.集成计数器集成计数器74LS193的功能验证的功能验证五、实验分析和总结五、实验分析和总结（1）整理实验电路，画出各计数器的时序状态图和波形图。（2）若用74LS193构成十进制计数器，电路应如何连接?本章小结本章小结（1）时序电路的输出不仅和即刻的输入有关，而且还和电路）时序电路的输出不仅和即刻的输入有关，而且还和电路原来的状态有关。时序电路在结构上通常都包含存储电路和原来的状态有关。时序电路在结构上通常都包含存储电路和组合电路两部分，其中存储电路是必不可少的。组合电路两部分，其中存储
29、电路是必不可少的。（2）时序电路按照其存储电路中是否有统一的时钟控制，分）时序电路按照其存储电路中是否有统一的时钟控制，分为同步时序电路和异步时序电路两大类型。常用的时序逻辑为同步时序电路和异步时序电路两大类型。常用的时序逻辑电路有寄存器、计数器、存储器。电路有寄存器、计数器、存储器。（3）寄存器是具有存储数码或信息功能的逻辑电路。它分为）寄存器是具有存储数码或信息功能的逻辑电路。它分为数码寄存器和移位寄存器两类。数码寄存器常采用并行输入数码寄存器和移位寄存器两类。数码寄存器常采用并行输入并行输出的方式存储。移位寄存器的特点是不仅能存放由并行输出的方式存储。移位寄存器的特点是不仅能存放由数码组成的数据，而且能将数码所在的高位或低位状态进行数码组成的数据，而且能将数码所在的高位或低位状态进行移位（左移、右移和双向移位移位（左移、右移和双向移位）。（4）计数器是对脉冲的个数进行计数，即具有计数功能的电）计数器是对脉冲的个数进行计数，即具有计数功能的电路。计数器有二进制和非二进制、异步和同步、加、减、可路。计数器有二进制和非二进制、异步和同步、加、减、可逆计数等类别，目前多采用集成组件逆计数等类别，目前多采用集成组件。