《逻辑电路分析和设计PPT课件.ppt》由会员分享，可在线阅读，更多相关《逻辑电路分析和设计PPT课件.ppt（84页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、关于逻辑电路的分析和设计第一张，PPT共八十四页，创作于2022年6月组合逻辑电路需要讨论的两个基本问题是“分析”(analysis)与“设计”(design)。所谓分析是已知逻辑电路，要求描述其工作特征或逻辑功能；所谓设计与“分析”相反，是对于确定的逻辑要求，要求用电路来实现它们。“设计”又称为“综合”(synthesis)。组合逻辑电路的定义（definition）如果一个逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关,则称该电路为“组合逻辑电路”。组合逻辑电路的上述特点是相对于“时序逻辑电路”而言的。第二张，PPT共八十四页，创作于2022年6月简
2、单的逻辑门电路简单的逻辑门电路实现“与”、“或”、“非”三种基本运算的门电路称为简单门电路。FAB&(a)FAB1(b)FA1(c)逻辑门(Logic Gates)电路的逻辑符号(symbol)第三张，PPT共八十四页，创作于2022年6月一、一、“与与”门门(and)有两个或两个以上的输入端、一个输出端。上图(a)的逻辑表达式为F=A BFAB&二、二、“或或”门门(or)有两个或两个以上的输入端，一个输出端。上图(b)的逻辑表达式为F=A+BFAB1 三三、“非非”门门(not)只 有 一 个 输 入 端,一个输出端。如右图的逻辑表达式为AF1第四张，PPT共八十四页，创作于2022年6月
3、复合复合(Combinational)逻辑门电路逻辑门电路复合门在逻辑功能上是简单逻辑门的组合，实际性能上有所提高。常用的复合门有“与非门”，“或非门”、“与或非门”和“异或门”等。FAB1(b)FAB&(a)FA1&BC D(c)FA=1(d)B逻辑门电路的逻辑符号第五张，PPT共八十四页，创作于2022年6月二、二、“或非门或非门”(NOR)“或非门”也是一种通用逻辑门。FAB1(b)一、一、“与非门与非门”(NAND)使用“与非门”可以实现“与”、“或”、“非”3 种基本运算，并可构成任何逻辑电路，故称为通用逻辑门。(a)&FAB第六张，PPT共八十四页，创作于2022年6月FA=1(d
4、)BFA=1(e)B“同或门同或门”(Exclusive Nor)(XNOR)运算用符号表示，逻辑表达式为：“异或”运算是一种特殊的逻辑运算,用符号表示，逻辑表达式为：四、四、“异或门异或门”(Exclusive Or)(XOR)三、三、“与或非门与或非门”(And-Or-Invert)(AOI)与或非门也是一种通用门。FA1&BC D(c)第七张，PPT共八十四页，创作于2022年6月逻辑门电路有不同的表示符号，这些仅仅是习惯性差异!小提示小提示AND与OR或NOT非&1 1O第八张，PPT共八十四页，创作于2022年6月逻辑门电路有不同的表示符号，这些仅仅是习惯性差异!小提示小提示NAND
5、(Not And)与非NOR(Not Or)或非AND-OR-Invert(AOI)与或非没有专门形式，但是可以构造&1&1第九张，PPT共八十四页，创作于2022年6月逻辑门电路有不同的表示符号，这些仅仅是习惯性差异!小提示小提示XOR(Exclusive Or)异或XNOR(Exclusive Nor)同或相同之处：取非都是加 1 个圈。自己画图时可以任选一套符号，但是要求能够认识所有符号。属于不同套的符号最好不要混用。=1 =1第十张，PPT共八十四页，创作于2022年6月逻辑函数的电路实现函数的表现形式和实际的逻辑电路之间有着对应关系。而实际逻辑电路大量使用“与非门”、“或非门”、“与
6、或非门”等。所以，必须对一般的函数表达式作适当的形式转换。第十一张，PPT共八十四页，创作于2022年6月用用“与非门与非门”实现逻辑函数实现逻辑函数第一步 求出函数的最简“与-或”表达式。第二步 将其变换成“与非-与非”表达式。第三步 画出函数表达式对应的逻辑电路图。逻辑函数的电路实现!小提示小提示所谓“与或式”也就是先“与”后“或”，也就是积之和，也就是SOP。与或式=积之和=SOP=Sum Of Products第十二张，PPT共八十四页，创作于2022年6月逻辑函数的电路实现？想一想想一想思考：怎样将“与-或式”变为“与非-与非”式？做法是：加上两层非，即取非两次第十三张，PPT共八十
7、四页，创作于2022年6月例：用“与非门”实现逻辑函数 F(A,B,C,D)=ABC+ABC+BCD+BC解：第一步第一步:00 01 11 1000011110ABCD1111111F=AB+BC+BD第二步：第二步：F=ABBCBD第十四张，PPT共八十四页，创作于2022年6月第三步：第三步：该电路是一个两级(Two Levels)“与非”电路。如不限制级数，该电路可进一步简化。F=AB+BC+BD=B(A+C+D)=BACD=BACDAFBC&BCD&F1&A&DCB第十五张，PPT共八十四页，创作于2022年6月用用“或非门或非门”实现逻辑函数实现逻辑函数第一步 求出函数的最简“或-
8、与”表达式。第二步 将其变换成“或非-或非”表达式。第三步 画出函数表达式对应的逻辑电路图。逻辑函数的电路实现!小提示小提示所谓“或与式”也就是先“或”后“与”，也就是和之积，也就是POS。或与式=和之积=POS=Product Of Sums第十六张，PPT共八十四页，创作于2022年6月逻辑函数的电路实现？想一想想一想思考：怎样将“或-与式”变为“或非-或非”式？做法是：加上两层非，即取非两次第十七张，PPT共八十四页，创作于2022年6月例：用“或非门”实现逻辑电路。F(A,B,C,D)=CD+ACD+ABD+ACD解：第一步第一步:F=(A+C)(A+D)00 01 11 100001
9、1110ABCD0000000011111111第十八张，PPT共八十四页，创作于2022年6月第二步：第二步：F=(A+C)(A+D)=(A+C)+(A+D)第三步：第三步：F1AC1AD1第十九张，PPT共八十四页，创作于2022年6月用用“与或非门与或非门”实现逻辑函数实现逻辑函数第一步 求出其反函数的最简“与-或”表达式。第二步 将上式两边取反，变成“与-或-非”表达式。第三步 画出函数表达式对应的逻辑电路图。逻辑函数的电路实现!小提示小提示求反函数的“与或式”可以先在卡诺图中变换0、1得到反函数的卡诺图，然后再化简。第二十张，PPT共八十四页，创作于2022年6月例：用“与或非门”实
10、现逻辑电路。F(A,B,C,D)=m(1,3,4,5,6,7,12,14)解：第一步第一步:F(A,B,C,D)=AD+BD00 01 11 1000011110ABCD0000000011111111F的卡诺图00 01 11 1000011110ABCD1111111100000000F非的卡诺图第二十一张，PPT共八十四页，创作于2022年6月第二步：第二步：F(A,B,C,D)=AD+BDFA1&BDD第三步：第三步：第二十二张，PPT共八十四页，创作于2022年6月用用“异或门异或门”实现逻辑函数实现逻辑函数第一步 求出函数的最简形式。第二步 将其变换成“异或”表达式。第三步 画出函
11、数表达式对应的逻辑电路图。例：用“异或门”实现逻辑电路：F(A,B,C,D)=m(1,2,4,7,8,11,13,14)解：第一步第一步:00 01 11 1000011110ABCD0000000011111111 由卡诺图可知该逻辑函数已不能化简。逻辑函数的电路实现第二十三张，PPT共八十四页，创作于2022年6月第二步：第二步：F=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD=AB(CD+CD)+AB(CD+CD)+AB(CD+CD)+AB(CD+CD)=(CD+CD)(AB+AB)+(CD+CD)(AB+AB)=(A B)(C D)+(A B)(C D
12、)=(A B)(C D)+(A B)(C D)=(A B)(C D)=A B C D第三步：第三步：FA=1B=1=1CD第二十四张，PPT共八十四页，创作于2022年6月00 01 11 1000011110ABCD0000000011111111!小提示小提示可以用“异或门”实现的电路，其卡诺图在形式上具有0-1相间的形式，如右所示。第二十五张，PPT共八十四页，创作于2022年6月*总结总结v要得到“与非-与非式”，对“与或式”取非非；v要得到“或非-或非式”，对“或与式”取非非；v要得到“与或非式”，对反函数的“与或式”取非；v异或式的卡诺图具有0-1相间的形式。第二十六张，PPT共八
13、十四页，创作于2022年6月分析的任务分析的任务：根据给定的组合电路，写出逻辑函数表达式，并以此来描述它的逻辑功能，确定输入与输出的关系，必要时对其设计的合理性进行评定。分析的一般步骤：分析的一般步骤：第一步：第一步：写出给定组合电路的逻辑函数表达式；第二步：第二步：化简逻辑函数表达式；第三步：第三步：第三步：第三步：根据化简的结果列出真值表；第四步：第四步：功能评述。组合逻辑电路的分析第二十七张，PPT共八十四页，创作于2022年6月解：解：化简：1ACBACFP1P2P3P4B&例例1：分析下图给定的组合电路。&1ACB1F第二十八张，PPT共八十四页，创作于2022年6月列出真值表功能评
14、述由真值可知,当A、B、C取相同值时,F为1,否则F为0。所以该电路是一个“一致性判定电路”。A B CF0 0 010 0 100 1 000 1 101 0 001 0 101 1 001 1 11第二十九张，PPT共八十四页，创作于2022年6月例例2：分析下图给定的组合电路。=1ACBACFP2P3P4B&P1P5P6BC111解：一：写出逻辑表达式P1=A+BP2=A+CP3=B CP4=B+CP5=P1P2 =(A+B)(A+C)P6=P3P4 =(B C)(B+C)F=P5P6 =(A+B)(A+C)(B C)(B+C)第三十张，PPT共八十四页，创作于2022年6月二：化简F=
15、(A+B)(A+C)(B C)(B+C)=(A+B)(A+C)(BC+BC)(B+C)=(AB+A+C)(BC+BC)(B+C)=(B+A+C)(BC+BC)(B+C)=(BC+BC)(B+C)=BC+BC=B CA B CF0 0 000 0 110 1 010 1 101 0 001 0 111 1 011 1 10三：列出逻辑函数的真值表四：逻辑问题评述 等效逻辑电路略。第三十一张，PPT共八十四页，创作于2022年6月设计任务：设计任务：根据给定要求的文字描述或逻辑函数，在特定条件下，找出用最少的逻辑门来实现给定逻辑功能的方案，并画出逻辑电路图。设计的一般步骤：设计的一般步骤：第一步第
16、一步：根据逻辑要求建立真值表；第二步：第二步：根据真值表写出逻辑函数的最小项之和表达式；第三步：第三步：化简并转换为适当的形式；第四步：第四步：根据表达式画出逻辑电路图；组合逻辑电路的设计第三十二张，PPT共八十四页，创作于2022年6月例1：假设有两整数，每个都由两位二进制数组成用X=x1x2,Y=y1y2表示，要求用“与非门”设计一个判别 XY 的逻辑电路。解：第一步第一步 建立真值表建立真值表x1 y1 x2 y2 F1 0 d d0 0 1 01 1 1 01 1 1第二步第二步 写出逻辑表达式，写出逻辑表达式，这是一种这是一种值得推荐的表示法。值得推荐的表示法。F(x1,y1,x2,
17、y2)=X1y1+x1y1x2 y2 +x1y1x2y2单输出组合电路设计上式成立是因为所有最小项之和为1第三十三张，PPT共八十四页，创作于2022年6月例1：假设有两整数，每个都由两位二进制数组成用X=x1x2,Y=y1y2表示，要求用“与非门”设计一个判别 XY 的逻辑电路。解：x1 y1 x2 y2 F1 0 d d0 0 1 01 1 1 01 1 1第三步第三步 根据卡诺根据卡诺图化简图化简x1y100 01 11 1000011110 x2y20001000110010110F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y2单输出组合电路设计第三十四张，PPT共八
18、十四页，创作于2022年6月第四步第四步 画出逻辑电路图画出逻辑电路图F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y2F(x1,y1,x2,y2)=x1y1y1x2y2x1x2y2x1Fx1&x2y1&y2第三十五张，PPT共八十四页，创作于2022年6月例2：用与非门设计一个三变量“多数表决电路”。解：解：第一步第一步第一步第一步：建立真值表；输入即表达者,共有3个,分别用A、B、C表示,并设“同意”为1，“反对”为0。输出即决议是否通过,用F表示,并设“通过”为1,“否决”为0。A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 0
19、11 1 11第三十六张，PPT共八十四页，创作于2022年6月第二步：第二步：第二步：第二步：写出最小项之和表达式；第三步：第三步：化简并转换成适当形式；第四步：第四步：第四步：第四步：画出逻辑图。100 01 11 1001ABC111&ACBF&F(A,B,C)=m(3,5,6,7)F(A,B,C)=AB+AC+BC=AB+AC+BC=ABAC BC第三十七张，PPT共八十四页，创作于2022年6月例3：用与非门设计一位数制范围指示器，十进制数用8421BCD码表示，当输入大于4时，电路输出为1，否则为0。解：第一步第一步 建立真值表建立真值表0 0 0 00 0 0 10 0 1 00
20、 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A B C D F0000011111dddddd8421BCD码只利用了十种组合，还冗余六种组合。第三十八张，PPT共八十四页，创作于2022年6月00 01 11 1000011110ABCDdd11001dd10001dd第二步第二步 写出逻辑表达式写出逻辑表达式第三步第三步 化简化简F(A,B,C,D)=m(5,6,7,8,9)+d(10,11,12,13,14,15)F(A,B,C,D)=A+BD+BC第三
21、十九张，PPT共八十四页，创作于2022年6月第四步 画出逻辑电路图AFB1&C&DF(A,B,C,D)=A+BD+BC=ABDBC第四十张，PPT共八十四页，创作于2022年6月例4：设计一个四位二进制码的奇偶发生器。采用偶校验原则。解：第一步第一步 建立真值表建立真值表0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1B8 B4 B2 B1 P0110100110010110 奇偶位发生器四位二进制码用B8、B4、B2
22、、B1表示，输出的奇偶位用P表示，真值表如右。第四十一张，PPT共八十四页，创作于2022年6月00 01 11 1000011110B8B4B2B10000000011111111第二步第二步 写出逻辑表达式写出逻辑表达式第三步第三步 化简化简P(B8,B4,B2,B1)=m(1,2,4,7,8,11,13,14)P(B8,B4,B2,B1)=B8 B4 B2 B1第四十二张，PPT共八十四页，创作于2022年6月第四步第四步 画出逻辑电路图画出逻辑电路图PB8=1B4=1=1B2B1第四十三张，PPT共八十四页，创作于2022年6月课堂练习设计一个血型配对指示器。输血时供血者和受血者的血型
23、相配情况如下：(1)同一血型之间可以相互输血；(2)AB型受血者可以接受任何血型的输入；(3)O型输血者可以给任何血型的受血者输血。要求当受血者血型与供血者血型符合要求的时候，绿指示灯亮，否则红指示灯亮。第四十四张，PPT共八十四页，创作于2022年6月多输出组合电路设计特点是：（1）在实际使用中更加常见（2）类似于“多目标优化”，每一个个体的局部最优，不一定导致整体最优。（3）常见的办法是“寻找公共项”，“利用公共项”第四十五张，PPT共八十四页，创作于2022年6月例例1：设计一个一位半加器解：第一步：第一步：建立真值表 要完成一位“被加数”与“加数”两者相加，要产生“本位和”及向高位的“
24、进位”，因此该电路有2个输入，2个输出。设“被加数”，“加数”分别为A和B；“本位和”与向高位的“进位”分别为SH和 CH。多输出组合电路设计第四十六张，PPT共八十四页，创作于2022年6月 A BSH CH 0 00 0 0 11 0 1 01 0 1 10 1第二步：第二步：写出最小项之表达式；SH=AB+ABCH=AB第四十七张，PPT共八十四页，创作于2022年6月第三步：第三步：第三步：第三步：化简:0 00 1 0 1 01ABCH0 11 0 0 1 01ABSH由卡诺图可知，已最简。第四步：第四步：画出电路图假设只提供原变量，而不提供反变量，用与非门实现该电路。“无反变量输入
25、”是一个高级话题，感兴趣的同学课后自己研究。第四十八张，PPT共八十四页，创作于2022年6月1)SH=AB+AB=AB2)SH=AB+ABCH=ABCH=AB1BSHA&CH&BSHA=11CH&ABSCCO=AB+BB+AB+AA=A(A+B)+B(A+B)=AABBAB逻辑符号:第四十九张，PPT共八十四页，创作于2022年6月例例2：设计一个一位全加器 要完成一位“被加数”与“加数”及低位送来的“进位”三者相加，产生“本位和”及向高位的“进位”，因此该电路有3个输入，2个输出。设“被加数”，“加数”和低位来的“进位”分别为Ai,Bi,Ci-1,“本位和”与向高位的“进位”分别为Si,C
26、i.第五十张，PPT共八十四页，创作于2022年6月Ai Bi Ci-1Si Ci 0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1第五十一张，PPT共八十四页，创作于2022年6月第二步：第二步：第二步：第二步：写出最小项之表达式；Si=m(1,2,4,7)Ci=m(3,5,6,7)第三步：第三步：第三步：第三步：化简并转换成适当形式；100 01 11 1001AiBiCi-1111SiAiBi100 01 11 1001111CiCi-1第五十二张，PPT共八十四页，创作于2022年6月如果用“与非”门来实现
27、，则需要9个“与非”门，3个“非”门，数量较多。若采用其它门电路，可将输出函数表达式作适当转换。第五十三张，PPT共八十四页，创作于2022年6月第四步：第四步：第四步：第四步：画出电路图SiCi&=1=1AiCi-1Bi第五十四张，PPT共八十四页，创作于2022年6月用半加器实现:第五十五张，PPT共八十四页，创作于2022年6月Ci-1AiBiSiCiCOCi-1SiCiCOAiBiCO1用半加器实现的电路图:逻辑符号:第五十六张，PPT共八十四页，创作于2022年6月例例3：用“与非”门 设计一个将8421BCD码转换成余三码的代码转换电路。解：第一步：第一步：建立真值表0 0 0 0
28、0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1B8 B4 B2 B1 W X Y Z0000011111dddddd1010101010dddddd1001100110dddddd0111100001dddddd第五十七张，PPT共八十四页，创作于2022年6月第二步：第二步：写出函数表达式；W(A,B,C,D)=m(5,6,7,8,9)+d(10,11,12,13,14,15)X(A,B,C,D)=m(1,2,3,4,9)+d(1
29、0,11,12,13,14,15)Y(A,B,C,D)=m(0,3,4,7,8)+d(10,11,12,13,14,15)Z(A,B,C,D)=m(0,2,4,6,8)+d(10,11,12,13,14,15)第三步：第三步：化简并转换成适当形式；W=A+BC+BDX=BC+BD+BCDY=CD+CDZ=D00 01 11 1000011110ABCDddWWXXYYZWZddWYXXZXYZWYZddCDCD第五十八张，PPT共八十四页，创作于2022年6月用与非门实现要转换成与非-与非表达式：W=A+BC+BD=ABCBDX=BC+BD+BCD=BCBDBCDY=CD+CD=CDCDZ=D
30、第四步：第四步：第四步：第四步：画出电路图&CX&B DW&ZY&DCBA第五十九张，PPT共八十四页，创作于2022年6月多组输出逻辑电路设计的另类问题设计多输出函数的组合逻辑电路时，如果只是孤立地求出各输出函数的最简表达式，然后画出相应逻辑电路图并将其拼在一起，通常不能保证逻辑电路整体最简。因为各输出函数之间往往存在相互联系，具有某些共同的部分，因此，应该将它们当作一个整体考虑，而不应该将其截然分开。这类电路达到最简的关键是在函数化简时找出各输出函数的公用项，使之在逻辑电路中实现对逻辑门的共享，从而达到电路整体结构最简。第六十张，PPT共八十四页，创作于2022年6月举例F1(A,B,C,
31、D)=m(0,2,4,7,8,10,13,15)F2(A,B,C,D)=m(0,1,2,5,6,7,8,10)F3(A,B,C,D)=m(2,3,4,7)11111111111111111111第六十一张，PPT共八十四页，创作于2022年6月对比(输入数目)1111111111111111111111111111111111111111可看出可看出,当牺牲单个的最优化设计时当牺牲单个的最优化设计时,可以得到整体的更优效果可以得到整体的更优效果拾拾伍伍玖玖拾拾叁叁拾拾柒柒玖玖陆陆第六十二张，PPT共八十四页，创作于2022年6月多组输出逻辑电路设计的另类问题对于多组输出的组合逻辑电路，作整体考
32、虑时，未必就能准确地找到全局的最优解，对此，还没有非常行之有效的方法。这是一个数学问题。但是，尽管如此，并不意味着我们在电路设计的时候可以放弃寻求整体优化的努力。第六十三张，PPT共八十四页，创作于2022年6月一般来说，时延对数字系统是有害的，它会降低系统的工作的速度，还会产生竞争冒险现象。换句话说，在此之前我们讨论的逻辑电路的分析和设计都是在“理想状态”下进行的。实际上，电信号从任意一点经过任意路径到达另一点都需要一定时间，我们称之为时间延迟或简称时延，时延的大小一般在纳秒级。组合电路的冒险(hazard)一般来说，冒险可以分为逻辑冒险(Logic Hazard)和功能冒险(Functio
33、n Hazard)。第六十四张，PPT共八十四页，创作于2022年6月例如例如：“与非”门的时延ABt1t1+tpdt2t2+tpdF逻辑电路的传输时延（延迟）(propagation delay)第六十五张，PPT共八十四页，创作于2022年6月逻辑冒险(logic hazard)1，“传输延迟”本身就会导致逻辑冒险由逻辑门电路的传输延迟导致的冒险称为逻辑冒险。BY1Y2F1B第六十六张，PPT共八十四页，创作于2022年6月1&BCAF&dgeG1G2G3G4AFdegtpd21多个信号经不同路径到达某一点有时间差，称为竞争竞争。由竞争引起的逻辑冒险2，竞争更是导致逻辑冒险的主要成因第六十
34、七张，PPT共八十四页，创作于2022年6月电路在时间“1”和“2”出现了竞争，并且输出F在时间“2”出现了短时的错误，即产生了(逻辑)冒险，通常把不产生冒险的竞争称为非临界竞争，而把产生冒险的竞争称为临界竞争。在上述例子中，在上述例子中，A从从 0 变为变为 1 时，可以时，可以称为非临界竞争。称为非临界竞争。!小提示小提示第六十八张，PPT共八十四页，创作于2022年6月逻辑冒险的分类按输入变化前后输出是否相等而分为静态和动态,按错误输出的极性分为“0型”和“1型”。因此有“静态0型”,“静态1型”,“动态0型”,“动态1型”。“输出处于变动”时的冒险为动态冒险（动态冒险的反复可能不止一次
35、）；反之为“静态冒险”。形成下降脉冲称为“0型”，反之“1型”。第六十九张，PPT共八十四页，创作于2022年6月静态0型动态0型静态1型动态1型输入变化前的输出输入变化后的输出第七十张，PPT共八十四页，创作于2022年6月检查是否存在某个变量X，它同时以原变量和反变量的形式出现在函数表达式中；一、代数法：一、代数法：一、代数法：一、代数法：如果上述现象存在，则检查表达式是否可在一定条件下成为X+X或者XX 的形式，若能则说明与函数表达式对应的电路可能产生冒险。逻辑冒险的判断识别代数法和卡诺图法第七十一张，PPT共八十四页，创作于2022年6月冒险。解解：变量A和C具备竞争的条件,应分别进行
36、检查。检查C：C发生变化时不会产生冒险.第七十二张，PPT共八十四页，创作于2022年6月 检查A：当B=C=1时,A的变化可能使电路产生冒险.第七十三张，PPT共八十四页，创作于2022年6月二、卡诺图法二、卡诺图法当描述电路的逻辑函数为“与或”式时,可采用卡诺图来判断是否存在冒险。其方法是观察是否存在“相切”的卡诺图,若存在则可能产生冒险。注意物理不相切，逻辑相切之情形。1111第七十四张，PPT共八十四页，创作于2022年6月因此当BD=1，C0时，电路可能由于A的变化而产生冒险。00 01 11 1000011110ABCD11111111第七十五张，PPT共八十四页，创作于2022年
37、6月1、利用定理：、利用定理：给原函数增加冗余项。一、用增加冗余项的方法消除冒险一、用增加冗余项的方法消除冒险在表达式中“加”上多余的“与项”或者“乘”上多余的“或项”，使原函数不可能在某种条件下冒险。冒险应该消除,否则会影响电路的工作。逻辑冒险的消除第七十六张，PPT共八十四页，创作于2022年6月例：例：用增加冗余项的方法消除电路中的冒险。解解：原电路对应的函数表达式为根据定理增加冗余项BC，有1&BCAF&dgeG1G2G3G4第七十七张，PPT共八十四页，创作于2022年6月当B=C=1进,函数由FAA变成了F1BAC&1&F附加门第七十八张，PPT共八十四页，创作于2022年6月2、
38、卡诺图中增加卡诺圈以消除相切.00 01 11 1000011110ABCD1111110100010000第七十九张，PPT共八十四页，创作于2022年6月二、增加惯性延时环节二、增加惯性延时环节.在电路的输出端连接一个惯性延时环节，通常是RC滤波器。组合电路x1x2xnFFCRFtFt使用 此方法时要适当选择时间常数(=RC)，要求足够大，以便“削平”尖脉冲；但又不能太大，以免使正常的输出发生畸变。第八十张，PPT共八十四页，创作于2022年6月功能冒险(Function Hazard)有多个(两个或两个以上)信号同时变化产生,由于变化时间点不可能完全一致而造成的电路错误输出，称为功能冒险。第八十一张，PPT共八十四页，创作于2022年6月功能冒险(Function Hazard)设（A,B,C,D)从0,1,0,0=1,1,0,1第八十二张，PPT共八十四页，创作于2022年6月功能冒险(Function Hazard)可见，功能冒险的产生机理和逻辑冒险不同，并非由于“传输延迟”导致，而是由于输入“变化不同步”导致。无法通过添加项的办法来消除冒险，也就是说，无法用改变电路结构的方法来规避冒险。第八十三张，PPT共八十四页，创作于2022年6月感谢大家观看第八十四张，PPT共八十四页，创作于2022年6月