《标准化设计精选文档.ppt》由会员分享，可在线阅读，更多相关《标准化设计精选文档.ppt（44页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、标准化设计本讲稿第一页，共四十四页 2 逻辑表达式或逻辑表达式或卡诺图卡诺图最简与或最简与或表达式表达式化简 3 2 已为最简与或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图用与非门实现用异或门实现本讲稿第二页，共四十四页真值表真值表电路功电路功能描述能描述例例例例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。1 穷举法 1 2 2
2、 逻辑表达式逻辑表达式本讲稿第三页，共四十四页 3 卡诺图卡诺图最简与或最简与或表达式表达式化简 4 5 逻辑变换逻辑变换 6 逻辑电路逻辑电路图图 3 化简 4 111Y=AB+AC 5 6 本讲稿第四页，共四十四页本节小结组组合合电电路路的的特特点点：在在任任何何时时刻刻的的输输出出只只取取决决于于当当时时的的输输入入信信号号，而而与与电电路路原原来来所所处处的的状状态态无无关关。实实现现组组合合电电路路的的基基础是逻辑代数和门电路。础是逻辑代数和门电路。组组合合电电路路的的逻逻辑辑功功能能可可用用逻逻辑辑图图、真真值值表表、逻逻辑辑表表达达式式、卡卡诺诺图图和和波波形形图图等等5种种方方
3、法法来来描描述述，它它们们在在本本质质上上是是相相通通的的，可以互相转换。可以互相转换。组组合合电电路路的的分分析析步步骤骤：逻逻辑辑图图写写出出逻逻辑辑表表达达式式逻逻辑辑表达式化简表达式化简列出真值表列出真值表逻辑功能描述。逻辑功能描述。组组合合电电路路的的设设计计步步骤骤：列列出出真真值值表表写写出出逻逻辑辑表表达达式式或或画画出卡诺图出卡诺图逻辑表达式化简和变换逻辑表达式化简和变换画出逻辑图。画出逻辑图。在在许许多多情情况况下下，如如果果用用中中、大大规规模模集集成成电电路路来来实实现现组组合合函函数数，可以取得事半功倍的效果。可以取得事半功倍的效果。本讲稿第五页，共四十四页2.6.2
4、 利用中规模组件设计组合电路利用中规模组件设计组合电路(标标准化设计准化设计)中规模组件都是为了实现专门的逻辑功能中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般而设计，但是通过适当的连接，可以实现一般的逻辑功能。的逻辑功能。用中规模组件设计逻辑电路，可以减少连线、用中规模组件设计逻辑电路，可以减少连线、提高可靠性。提高可靠性。下面介绍用选择器和译码器设计组合逻辑电路的下面介绍用选择器和译码器设计组合逻辑电路的方法。方法。本讲稿第六页，共四十四页原理：变量译码器输出能产生输入变量的所有最小项。高电平输出时：低电平输出时：而任何一个组合逻辑函数都可以变换为最小项之和的
5、标准任何一个组合逻辑函数都可以变换为最小项之和的标准形式形式。因此，用译码器和门电路可实现任何单输出或多输出的组合逻辑函数。当译码器输出低电平有效时，一般选用与非门；当译码器输出高电平有效时，一般选用或门；1.用译码器实现组合逻辑函数用译码器实现组合逻辑函数本讲稿第七页，共四十四页例例1 1 用译码器实现三个输入变量函数用译码器实现三个输入变量函数 解：译码器没有特指的情况下，指的都是变量译码器。低电平输出有效的译码器能产生输入变量的所有最小项的非。由于任何逻辑函数都可以按照最小项之和表示成标准积之和的形式，再二次求反，变成与非-与非式。因此可以想象，利用译码器得到最小项之非，而由外部的与非门
6、来形成与非，即可实现逻辑函数。由于本题有三个输入变量，总共有八个最小项。可以采用3线-8线译码器（如74LS138），得到逻辑电路图如下图所示。本讲稿第八页，共四十四页例例2 2 用译码器和门电路实现逻辑函数：用译码器和门电路实现逻辑函数：解：1）选择译码器。由于Y中有3个变量A、B、C，故应选3-8译码器，如74LS138。因74LS138输出为低电平有效，故选用与非门。2）将Y变换为标准与或表达式。3）令A2=A、A1=B、A0=C，可画出逻辑电路图。本讲稿第九页，共四十四页例例3 3 用译码器设计一个一位全加器。它能将两个二进制数用译码器设计一个一位全加器。它能将两个二进制数及来自低位的
7、进位进行相加，并产生和数与进位数。及来自低位的进位进行相加，并产生和数与进位数。解：1）分析设计要求，列出真值表。设被加数为Ai，加数为Bi，来自低位的进位为Ci-1。本位和为Si，向高位的进位为Ci。本讲稿第十页，共四十四页2）写出逻辑函数表达式3）选择译码器 全加器有3个输入信号，有两个输出信号，因此可选74LS138和两个与非门来实现。4）将Ai连A2、Bi连A1、Ci-1连A0，则Si、Ci式变为：5）有此可画出所设计的全加器电路图。本讲稿第十一页，共四十四页2、用数据选择器设计逻辑电路、用数据选择器设计逻辑电路四选一选择器功能表四选一选择器功能表类似三变量函数的表达式！类似三变量函数
8、的表达式！本讲稿第十二页，共四十四页例：例：利用四选一选择器实现如下逻辑函数。利用四选一选择器实现如下逻辑函数。与四选一选择器输出的逻辑式比较与四选一选择器输出的逻辑式比较可以令：可以令：变换变换本讲稿第十三页，共四十四页接线图接线图D0D1D2D3A0A1WAGRY“1”74LS153本讲稿第十四页，共四十四页第第2章章 逻辑函数与门网络逻辑函数与门网络PLD、EDA、竞争和险象、可测试设计本讲稿第十五页，共四十四页GAL:Generic Array Logic 通用阵列逻辑通用阵列逻辑相关专业名词相关专业名词EDA：Electronic Design Automation 电子设计自动化电
9、子设计自动化PLD：Programmable Logic Device 可编程逻辑器件可编程逻辑器件CPLD：Complex Programmable Logic Device 复杂可编程逻辑器件复杂可编程逻辑器件EPLD：Erasable Programmable Logic Device 可擦除可编程逻辑器件可擦除可编程逻辑器件FPGA：Field Programmable Gate Array 现场可编程门阵列现场可编程门阵列VHDL：Very High Speed Integrated Circuit Hardware Description Language 超高速集成电路硬件描述语
10、言超高速集成电路硬件描述语言ASIC：Application Specific Integrated Circuit 特定用途集成电路特定用途集成电路2.7 可编程逻辑器件本讲稿第十六页，共四十四页基本基本PLD器件的原理结构图器件的原理结构图本讲稿第十七页，共四十四页可编程逻辑器件的发展历程可编程逻辑器件的发展历程70年代年代80年代年代90年代年代PROM 和和PLA 器器件件改改进进的的 PLA 器器件件GAL器器件件FPGA器器件件EPLD 器器件件CPLD器器件件内嵌复杂内嵌复杂功能模块功能模块的的SOPC可编程系统级芯片 本讲稿第十八页，共四十四页可编程逻辑器件的分类可编程逻辑器件
11、的分类按集成度按集成度(PLD)分类分类本讲稿第十九页，共四十四页基本结构：基本结构：与阵列和或阵列与阵列和或阵列惯用画法：惯用画法：1.互补输出缓冲器AAA2.固定连接3.编程连接4.被擦除连接本讲稿第二十页，共四十四页5.与逻辑&Z=ACEABCDEZ=A+C+EABCDE6.或逻辑 本讲稿第二十一页，共四十四页7.输出恒等于0的与门D=E=0本讲稿第二十二页，共四十四页本讲稿第二十三页，共四十四页1.PROM结构图结构图（与阵列固定，或阵列可编程）（与阵列固定，或阵列可编程）本讲稿第二十四页，共四十四页本讲稿第二十五页，共四十四页本讲稿第二十六页，共四十四页2.PLA结构结构（与阵列、或
12、阵列均可编程）（与阵列、或阵列均可编程）本讲稿第二十七页，共四十四页3.PAL结构（与阵列可编程，或阵列固定）结构（与阵列可编程，或阵列固定）本讲稿第二十八页，共四十四页本讲稿第二十九页，共四十四页2.8 EDA与逻辑模拟2.8.1 ASIC概述概述每个器件的逻辑规模小，功耗相对比较大，用每个器件的逻辑规模小，功耗相对比较大，用其构成的系统布线复杂，占其构成的系统布线复杂，占 用用PCB(Printed Circuit Board)板面积大板面积大。按逻辑功能数字电路可分为按逻辑功能数字电路可分为:1.通用型通用型:TTL74系列、系列、CMOS4000系列等。系列等。2.专用型专用型(ASI
13、C)为专门限定的产品或应用设计的产品专用型为专门限定的产品或应用设计的产品专用型比通用型用量少，因而设计成本与制造成本都高。比通用型用量少，因而设计成本与制造成本都高。ASIC,Application Specific integrated Circuit 本讲稿第三十页，共四十四页ASIC全定制全定制半定制半定制PLD用户不可改用户不可改硬件的软化设计硬件的软化设计3.CPLD-Complex4.FPGA-Field Pro.Gate2.GAL-Generic1.PAL-Array logic本讲稿第三十一页，共四十四页硬件的软化设计硬件的软化设计一个器件的逻辑功能可以通过编程一个器件的逻辑
14、功能可以通过编程来配置。来配置。如何对器件进行编程呢？如何对器件进行编程呢？本讲稿第三十二页，共四十四页ISP-In System program技术 这种技术指的是：只要把器件插入系统内部的电路板上，就能对其进行编程或再编程，从而使电子系统具有极强的灵活性和适用性。这类器件是用E2PROM或FLASH MEMORY存储编程信息的。ICR-In Circuit Re-configurability 这类器件利用SRAM存储信息，不需要在编程器上编程，可直接在PCB上对器件编程。通常编程信息存于外附加的EPROM,E2PROM或软硬盘上，在系统工作之前，先将存于器件外的编程信息输入到器件内的SR
15、AM里，然后器件才开始工作。本讲稿第三十三页，共四十四页在系统编程技术ISPIn System Program本讲稿第三十四页，共四十四页2.8.2 PLD的开发过程(1)电路设计电路设计写出待设计电路的功能描述，可以是：逻辑表达式、真值表、状态方程、状态图或者是硬件语言（HDL）等。(2)选择器件选择器件确定出电路的输入、输出数、与项的数目、极性要求、速度和功耗要求等，选择合适的器件类型和型号。(3)实施设计实施设计 将功能描述作为源文件送入编程软件编程软件编译后对语法、引脚安排、功能有无矛盾进行检查，若通过检查则生成目标文件对电路进行逻辑模拟通过模拟则生成JED文件（是关于器件编程信息的计
16、算机文件，俗称熔丝图）编程PLD。本讲稿第三十五页，共四十四页PLD的设计步骤:本讲稿第三十六页，共四十四页1、设计输入、设计输入o原理图输入n使用元件符号和连线等描述n比较直观，但设计大规模的数字系统时则显得繁琐oHDL语言输入n逻辑描述功能强n成为国际标准，便于移植o原理图与HDL的联系与高级语言与汇编语言类似本讲稿第三十七页，共四十四页2、设计处理、设计处理o综合和优化n优化：将逻辑化简，去除冗余项，减少设计所耗用的资源n综合：将模块化层次化设计的多个文件合并为一个网表，使设计层次平面化o映射n把设计分为多个适合特定器件内部逻辑资源实现的逻辑小块的形式。o布局与布线n将已分割的逻辑小块放
17、到器件内部逻辑资源的具体位置并利用布线资源完成各功能块之间的连接。o生成编程文件n生成可供器件编程使用的数据文件。本讲稿第三十八页，共四十四页3、模拟仿真、模拟仿真o功能仿真n不考虑信号传输和器件的延时o时序仿真n不同器件的内部延时不一样，不同的布局、布线延时也会有比较大的不同o在线验证n利用实现手段测试器件最终功能和性能指标本讲稿第三十九页，共四十四页2.9 组合电路的竞争（Race）与险象（Hazard）1 静态险象静态险象 对于一个组合电路，如果输入有变化，而输出不应发生变化的情对于一个组合电路，如果输入有变化，而输出不应发生变化的情况下，出现一次短暂的变化（即错误的输出）。况下，出现一
18、次短暂的变化（即错误的输出）。在组合电路中，当输入信号改变状态时，输出端可能出现虚假信号（干扰，毛刺）险象（冒险）。本讲稿第四十页，共四十四页本讲稿第四十一页，共四十四页本讲稿第四十二页，共四十四页2 动态险象动态险象 当输入有变化时，输出应有变化，但输出在变化过程中有短暂的错当输入有变化时，输出应有变化，但输出在变化过程中有短暂的错误。误。本讲稿第四十三页，共四十四页边界扫描测试技术BST Boundary Scan Testo据IEEE1149.1标准JTAG，用于解决大规模集成电路的测试问题。o现在新开发的可编程器件都支持边界扫描技术，并将其作为ISP接口。o在DSP开发和嵌入式处理器的开发中应用得非常广泛。本讲稿第四十四页，共四十四页