《组合逻辑电路半加器全加器及逻辑运算.pptx》由会员分享，可在线阅读，更多相关《组合逻辑电路半加器全加器及逻辑运算.pptx（20页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、二、实验仪器 1、数字电路实验箱一台 2、器件 74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片第1页/共20页1、实验芯片介绍、实验芯片介绍三、必须掌握的知识点 第2页/共20页2、什么是组合逻辑电路、什么是组合逻辑电路数字逻辑电路分为两大类：1、组合逻辑电路；2、时序逻辑电路。组合逻辑电路特点：电路当前得输出仅取决于当前的输入信号，输出信号随输入信号的变化而改变，与电路原来的状态无关，这种电路无记忆功能。这就是组合逻辑电路在逻辑功能上的共同特点。三、必须掌握的知识点 第3页/共20页3、组合逻辑电路的分析方法、组合逻辑电路的分
2、析方法从给定组合逻辑电路图找出输出和输入之间的逻辑关系,分析其逻辑功能。（1）根据给定逻辑电路图,从电路的输入到输出 逐级写出输出变量对应输入变量的逻辑表达式。（2）由写出的逻辑逻辑表达式,列出真值表。（3）从逻辑表达式或真值表.分析出组合逻辑电路的 逻辑功能。三、必须掌握的知识点 第4页/共20页4、组合逻辑电路的设计方法、组合逻辑电路的设计方法三、必须掌握的知识点 将文字描述的逻辑命题，转换为真值表：a、分析事件的因果关系，确定输入和输出变量。一般总是把引起事件的原因定为输入变量，把引起事件的结果定为输出变量；b、定义逻辑状态的含义，即给0，1逻辑状态赋值，确定0，1 分别代表输入、输出变
3、量的两种不同状态；c、根据因果关系列出真值表。由真值表写出逻辑表达式，并进行化简。化简形式应根据所选门电路而定；画出逻辑电路图。第5页/共20页5、半加器与全加器、半加器与全加器三、必须掌握的知识点 两个二进制数之间的算术运算无论是加、减、乘、除，在计算机中都是化做若干步加法运算进行的。因此，加法器是构成算术运算器的基本单元。半加器：不考虑低位来的进位加法叫半加；能完成半加功能的电路叫半加器。全加器：考虑低位来的进位加法称为全加。能完成全加功能的电路叫全加器。第6页/共20页半加器逻辑符号半加器逻辑符号半加器逻辑符号半加器逻辑符号半加器A加数B被加数CO进位输出S半加和全加器逻辑符号全加器逻辑
4、符号全加器逻辑符号全加器逻辑符号进位输入加数全加和全加器进位输出被加数第7页/共20页（1）1位半加器（Half Adder）不考虑低位进位，将两个1位二进制数A、B相加的器件。半加器的真值表 逻辑表达式1000C011110101000SBA 半加器的真值表BABAS+=如用与非门实现最少要几个门?C=AB 逻辑图第8页/共20页（2）全加器（Full Adder）1110100110010100全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。111011101001110010100000CSCBA第9页/共20页 于是可得全加器的逻辑表达式
5、为第10页/共20页加法器的应用1110100110010100全加器真值表 111011101001110010100000CSCBAABC有奇数个有奇数个1时时S为为1；ABC有偶数个有偶数个1和全为和全为0时时S为为0。-用全加器组成三位二进制代码用全加器组成三位二进制代码奇偶校验器奇偶校验器第11页/共20页1、组合逻辑电路功能测试、组合逻辑电路功能测试选择7400两片连接如下电路；A、B、C接电平开关，Y1、Y2接电平显示发光管，改变A、B、C的状态填表，并写出Y1、Y2的逻辑表达式；将运算结果与实验结果比较。四、实验内容 第12页/共20页LED显示逻辑电平操作说明操作说明操作说明
6、操作说明四、实验内容 第13页/共20页2、测试用异或门和与非门组成的半加器逻辑功能、测试用异或门和与非门组成的半加器逻辑功能在实验箱上用异或门和与非门组成如下电路，输入接电平开关，输出端Y、Z接电平显示发光二极管；改变输入状态，记录输出结果。四、实验内容 第14页/共20页3、测试全加器的逻辑功能、测试全加器的逻辑功能写出以下电路的逻辑表达式；根据表达式列出真值表；根据真值表画逻辑函数的卡诺图；连接电路，根据不同的输入状态，记录输出结果。第15页/共20页4、测试用异或、与或和非门组成的全加器、测试用异或、与或和非门组成的全加器写出用异或门、与或非门、非门组成全加器的逻辑表达式；连接电路，注
7、意与或非门不用的输入端接地；根据不同的输入状态，记录输出结果。1425326122113316。74LS8674LS5474LS00注意：74LS543或4或5接地，9或10或11接地第16页/共20页五、实验报告1、整理实验数据、图表并对实验结果 进行分析讨论。2、总结组合逻辑电路的分析方法。关于悬空的问题无论是TTL还是CMOS多余或暂时不用的输入端不能悬空，可按以（1）与其它输入端并联使用。（2）将不用的输入端按照电路功能要求接电源或接地。比如将与门、与非门的多余输入端接电源，将或门、或非门的多余输入端接地。第17页/共20页下次预习内容实验三 触发器（一）RS，D，JK第18页/共20页六、实验结束 1、整理好工具，把连接线拉直并整齐放到一起；2、关闭所用仪器电源开关、把仪器放好；（探头不用拔掉）3、整理好抽屉方可离开；4、清理个人周围卫生。请大家自觉遵守！谢谢！第19页/共20页感谢您的观看！第20页/共20页