《数电课件第4章(N2).ppt》由会员分享，可在线阅读，更多相关《数电课件第4章(N2).ppt（52页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第4章 时序电路基础l4-1 集成触发器l4-2 同步时序电路l4-3 集成计数器其及应用l4-4 集成移位寄存器其及应用l4-5 随机访问存储器l4-6 应用实例计数器可利用触发器和门电路构成。但在实际应用中，主要是利用集成计数器来构成。时序逻辑电路由组合电路和存储电路两部分构成。按触发脉冲输入方式的不同，时序电路可分为同步时序电路和异步时序电路。同步时序电路是指各触发器状态的变化受同一个时钟脉冲控制；而在异步时序电路中，各触发器状态的变化不受同一个时钟脉冲控制。复习由触发器构成同步计数器同步、莫尔型、模八计数器Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1Z000001000101000
2、100110011100010010111011101110111111100014-3 集成计数器其及应用l4-3-1 集成计数器l4-3-2 任意模计数器l4-3-3 计数器的扩展l4-3-4 集成计数器的应用举例 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器是一种非常典型、应用很广的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。对各种集成计数器，应重点掌握它们的逻辑功能，并在熟悉其功能的基础上加以充分利用。计数器的类型很多，按计数器时钟脉冲引入方式和触发器翻转时序的异
3、同，可分为同步计数器和异步计数器；按计数体制的异同，可分为二进制计数器、BCD码计数器；按计数器中数字的变化规律的异同，可分为加法计数器、减法计数器和可逆计数器。按复位方式的异同，可分为异步复位和同步复位；按预置方式的异同，可分为异步预置和同步预置。4-3-1 集成计数器741631.1.常用集成计数器常用集成计数器2.74163的逻辑符号、逻辑功能及工作波形74163的标准逻辑符号74163的传统逻辑符号74163 功能表功能：响应时钟脉冲上升沿、同步复位、同步预置、模16同步加法计数器74163 74163 工作波形工作波形3.74163构成16以内任意模计数器例1：用复位端构成模6计数器
4、（反馈清零法）用同步清零时，用N-1状态返回清零。N=最大状态1例2：用预置端构成模6计数器（反馈置数法）用同步置数端时，用最大的状态返回置数，预置数输入端为最小状态值。N=最大状态 预置数1例3：用预置端和进位端构成模6计数器用同步置数端时，N 16预置数4-3-2 计数器74163的扩展计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1M2）进制计数器。异步级联实现的方法：低位的进位信号高位的CP端,多个集成计数器不响应同一个时钟信号。同步级联实现的方法：低位的进位信号高位的计数控制端，多个集成计数器响应同一个时钟信号。采用 级联法 例1：用两片
5、74163级联成1616进制同步加法计数器 在计到1111以前，CO0，高位片保持原状态不变在计到1111时，CO1，高位片在下一个CP加1例2：用两片74163级联成1616进制异步加法计数器 例3：用两片74163级联成五十进制计数器 十进制数49对应的二进制数为0011 0001 实现从00000000到00110001的50进制计数器例4：用两片74163级联成8421BCD码模60异步加法计数器 问题：如何用两片74163级联成8421BCD码模60同步加法计数器 药片分装自动控制系统4-3-3 集成计数器的应用举例1.构成可编程分频器 分频器可用来降低信号的频率，是数字系统中常用的
6、电路。分频器的输入信号频率fI与输出信号频率fO之比称为分频比N。N进制计数器可实现N分频器。可编程分频器是指分频比N随输入置数的变化而改变的分频器。可编程分频器在通信、雷达和自动控制系统中被广泛应用。具有并行置数功能的计数器都可以构成可编程分频器。例1：可编程分频器分频比：16-N2.构成序列信号发生器构成构成：计数器组合逻辑电路 序列信号是在时钟脉冲作用下的一串周期性输出的二进制信号。序列信号的位数称为序列长度P例例2 2：用计数器和数据选择器构成序列信号发生器：用计数器和数据选择器构成序列信号发生器 设计长度为P的序列信号发生器，可以先设计一个模P的计数器，再加一个数据选择器，计数器的输
7、出接在MUX的地址端，序列数据接在MUX的数据端。例2：01100011序列信号发生器例3：设计一个011001序列信号发生器在数字电路中，能按一定时间、一定顺序轮流输出脉冲波形的电路称为脉冲分配器。脉冲分配器也称顺序脉冲发生器或节拍脉冲发生器，一般由计数器和译码器组成。作为时间基准的计数脉冲由计数器的输入端送入，译码器即将计数器状态译成输出端上的顺序脉冲，使输出端上的状态按一定时间、一定顺序轮流为1，或者轮流为0。3.构成脉冲分配器用集成计数器用集成计数器用集成计数器用集成计数器74LS16374LS16374LS16374LS163和集成和集成和集成和集成3 3 3 3线线线线-8-8-8
8、-8线译码器线译码器线译码器线译码器74LS13874LS13874LS13874LS138构成的构成的构成的构成的8 8 8 8输出脉冲分配器。输出脉冲分配器。输出脉冲分配器。输出脉冲分配器。1616输出脉冲分配器输出脉冲分配器4-3-4 74192 双时钟模10加/减计数器74192的标准逻辑符号74192的传统逻辑符号74192 功能表模10减1计数110模10加1计数110D0D1D2D30000001Q0Q1Q2Q3CPDCPULDCR保 持010保 持010异步复位、异步预置的双时钟模异步复位、异步预置的双时钟模1010加加/减计数器减计数器7419274192工作波形工作波形例例
9、4 4：7419274192构成的模构成的模6 6计数器的设计（用复位端）计数器的设计（用复位端）用异步清零端时，用N状态返回清零。例5：74192构成的模6计数器的设计（用预置端）用异步置数端时，用最大的状态1返回置数，数据输入端为最小状态值。4.74192 双时钟模10加/减计数器74192的标准逻辑符号74192的传统逻辑符号74192 功能表模10减1计数110模10加1计数110D0D1D2D30000001Q0Q1Q2Q3CPDCPULDCR保 持010保 持010异步复位、异步预置的双时钟模异步复位、异步预置的双时钟模1010加加/减计数器减计数器7419274192工作波形工作
10、波形例例4 4：7419274192构成的模构成的模6 6计数器的设计（用复位端）计数器的设计（用复位端）用异步清零端时，用N状态返回清零。例5：74192构成的模6计数器的设计（用预置端）用异步置数端时，用最大的状态1返回置数，数据输入端为最小状态值。例6：用74192构成模100加/减计数器设计1、用同步清零端时，用N-1状态返回清零。用异步清零端时，用N状态返回清零。2、用同步置数端时，用最大的状态返回置数，数据输入端为最小状态值。用异步置数端时，用最大的状态+1返回置数，数据输入端为最小状态值。3、如果返回状态为1111时，可用进位端。4、返回的状态只要把取值为1的Q端接入与非门（或与
11、门）的输入端。模N计数器设计小结4-4 集成移位寄存器其及应用l4-4-1 集成移位寄存器l4-4-2 移位型计数器l4-4-3 串-并、并-串变换器l4-4-4 线性移位寄存器寄存器通常分为两大类：数码寄存器：存储二进制数码、运算结果或指令等信息的电路。移位寄存器：不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。组成：触发器和门电路。一个触发器能存放一位二进制数码；N个触发器可以存放N位二进制数码。寄存器应用举例：(1)运算中存贮数码、运算结果。(2)计算机的CPU由运算器、控制器、译码器、寄存器组成，其中就有数据寄存器、指令寄存器、一般寄存器。(3)移位寄存器
12、除了具有存储数码的功能外，还具有移位功能。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。4-4-1 集成移位寄存器741941.1.常用集成移位寄存器常用集成移位寄存器2.74194的逻辑符号、逻辑功能74194功能：具有左移、右移、串（并行）输入、串（并行）输出、保持、清除等功能的4位双向移位寄存器。74194的标准逻辑符号74194传统逻辑符号74194 功能表l四位双向移位寄存器74LS194构成八位双向移动寄存器4-4-2 移位型计数器1.环形计数器无
13、自启动性！移位型计数器由移位寄存器加反馈网络组成实现环形计数器时，必须设置适当的初态,N位环形计数器由N位寄存器构成。环形计数器电路图环形计数器工作波形2.扭环形计数器N位环形计数器由N位寄存器构成，N位移位寄存器可以构成模2N计数器无自启动性！扭环形计数器电路图扭环形计数器工作波形有自启动的环形计数器有自启动的环形计数器4-4-3 串并变换器及并串并换器串并变换器串并变换器把若干位串行二进制数码变为并行二进制数 码的过程。1.串并变换器串并变换器数字系统中，信息的传输常常是串行的，处理和加工通常是并行的，因此有必要进行输入、输出的串并，并串转换。例1：带有标志位的8位串并并换器例2：具有控制
14、功能的8位并串并换器CPQQ1AQ1BQ1CQ1DQ2AQ2BQ2CQ2D1d0011111112d1d001111113d2d1d00111114d3d2d1d0011115d4d3d2d1d001116d5d4d3d2d1d00117d6d5d4d3d2d1d0018d7d6d5d4d3d2d1d00带有标志位的8位串并并换器电路图带有标志位的8位串并并换器的状态转换例例1 1：例例2:具有控制功能的具有控制功能的8 8位并串并换器位并串并换器d7011111118d6d701111117d5d6d70111116d4d5d6d7011115d3d4d5d6d701114d2d3d4d5d6d70113d1d2d3d4d5d6d7012d0d1d2d3d4d5d6d701Q2DQ2CQ2BQ2AQ1DQ1C Q1B Q1AQCP