《半导体存储器 (2)讲稿.ppt》由会员分享，可在线阅读，更多相关《半导体存储器 (2)讲稿.ppt（51页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、关于半导体存储器关于半导体存储器 (2)(2)第一页，讲稿共五十一页哦重点重点难点难点电路的结构特点、地址与数据的对应关系电路的结构特点、地址与数据的对应关系重点：重点：内部详细结构、物理过程内部详细结构、物理过程（非重点（非重点）存储器容量的扩展存储器容量的扩展分类、特点、应用场合分类、特点、应用场合难点：难点：第七章第七章 半导体存储器半导体存储器产生组合逻辑函数产生组合逻辑函数第二页，讲稿共五十一页哦 半导体存储器是一种能半导体存储器是一种能存储存储大量大量二值数字信息二值数字信息的大规模集的大规模集成电路，是现代数字系统特别是计算机中的重要组成部分。成电路，是现代数字系统特别是计算机中
2、的重要组成部分。半导体存储器半导体存储器ROMROMEPROMEPROM快闪存储器快闪存储器PROMPROME E2 2PROMPROM掩膜掩膜ROMROM可编程可编程ROMROMRAMRAMSRAMSRAMDRAMDRAM按存取方式来分按存取方式来分7.1 7.1 概述概述按制造工艺来分按制造工艺来分半导体存储器半导体存储器双极型双极型MOSMOS型型第三页，讲稿共五十一页哦对存储器的对存储器的操作操作通常分为两类：通常分为两类：写写即把信息存入存储器的过程。即把信息存入存储器的过程。读读即从存储器中取出信息的过程。即从存储器中取出信息的过程。两个重要技术指标两个重要技术指标存储容量存储容量
3、存储器能存放二值信息的多少。单位是存储器能存放二值信息的多少。单位是 位或比特（位或比特（bitbit）。）。1K=21K=21010=1024=1024，1M=21M=21010K=2K=22020。存储时间存储时间存储器读出（或写入）数据的时间。一存储器读出（或写入）数据的时间。一 般用般用读（或写）周期读（或写）周期来表示。来表示。第四页，讲稿共五十一页哦7.2.1 掩膜只读存储器（掩膜只读存储器（ROM）存储的数据不会因断电而消失，具有非易失性。存储的数据不会因断电而消失，具有非易失性。特点：特点：只能读出，不能写入；只能读出，不能写入；1、ROM的基本结构的基本结构 ROM主要由主要
4、由地址译码器地址译码器、存储矩阵存储矩阵和和输出缓冲器输出缓冲器三部三部 分组成。分组成。7.2 只读存储器（只读存储器（ROM）掩模掩模ROM：厂家把数据厂家把数据“固化固化”在存储器中，用户无法进行任在存储器中，用户无法进行任何修改。适合大量生产，简单，便宜，非易失性，使用时，只能何修改。适合大量生产，简单，便宜，非易失性，使用时，只能读出，不能写入。读出，不能写入。第五页，讲稿共五十一页哦ROM的基本结构的基本结构 字线字线位线位线 存储单元可以由存储单元可以由二极管二极管、双极型三极管双极型三极管或者或者MOSMOS管管构成。每个存储构成。每个存储单元可存储单元可存储1 1位位二值信息
5、（二值信息（“0”0”或或“1”1”）。）。按按“字字”存放、读取数据存放、读取数据，每个，每个“字字”由若干个存储单元组成，即包含若干由若干个存储单元组成，即包含若干“位位”。字的位数称为。字的位数称为“字长字长”。每当给定一组输入地址时，译码器每当给定一组输入地址时，译码器选中选中某一条输出某一条输出字线字线Wi，该字，该字线对应存储矩阵中的某个线对应存储矩阵中的某个“字字”，并将该字中的，并将该字中的m位信息位信息通过通过位线位线送至输出缓冲器进行送至输出缓冲器进行输出输出。存储器的容量字数位数2nm位第六页，讲稿共五十一页哦2、二极管、二极管ROM第七页，讲稿共五十一页哦地址译码器实现
6、地址码的地址译码器实现地址码的与运算与运算，每条字线对应一，每条字线对应一个最小项。个最小项。地址译码器地址译码器第八页，讲稿共五十一页哦存储矩阵实现字线的存储矩阵实现字线的或运算或运算存储矩阵存储矩阵第九页，讲稿共五十一页哦ROM的数据表的数据表 地地 址址 数数 据据 A1 A0D3 D2 D1 D00 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0制作芯片时，若在某个字中的某一位存入制作芯片时，若在某个字中的某一位存入“1”，则在，则在该字的字线与位线之间该字的字线与位线之间接入二极管接入二极管，反之，就不接二极管。，反之，就不接二极管。第十页，讲稿共五十一
7、页哦3、MOS管管ROM地地 址址 数数 据据 A1 A0D3 D2 D1 D00 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0ROM的点阵图的点阵图“1”“0”第十一页，讲稿共五十一页哦一一次次性性可可编编程程ROM（PROM）：出出厂厂时时，存存储储内内容容全全为为1，用用户户可可根根据据自自己己的的需需要要进进行行编编程程，但但只只能能编编程程一一次次。总总总总体体体体结结结结构构构构与与与与掩模掩模掩模掩模ROMROM一样，但存储单元不同。一样，但存储单元不同。一样，但存储单元不同。一样，但存储单元不同。7.2.2 可编程的只读存储器可编程的只读存储器R
8、OM的编程是指将信息存入的编程是指将信息存入ROM的过程。的过程。UCC字线Wi位线Di熔丝熔丝型熔丝型PROM的存储单元的存储单元第十二页，讲稿共五十一页哦第十三页，讲稿共五十一页哦W0D70AWARVCC11、数据写入、数据写入例：将例：将W0=01111111写入写入输入地址码输入地址码0000，使，使W0=1，(选中该组存储单元选中该组存储单元)在在D7端加端加高压脉冲高压脉冲(20V)，使稳压管，使稳压管DZ导通，导通，写入放大器写入放大器AW导通，输出呈低电平、低内阻状态，导通，输出呈低电平、低内阻状态，有有大电流流过熔断丝，将其熔断。大电流流过熔断丝，将其熔断。I大大2、数据读出
9、、数据读出输入地址码输入地址码0000，使，使W0=1，数据端不加电压，数据端不加电压，AR工作，输出数据工作，输出数据读出时读出时，AR输出的输出的5V高电平不足以使高电平不足以使DZ导通，导通，AW不工作不工作工作原理工作原理只能写入一次，不能满足经常修改存储内容的需要只能写入一次，不能满足经常修改存储内容的需要第十四页，讲稿共五十一页哦7.2.3 可擦除的可编程只读存储器可擦除的可编程只读存储器（EPROM）一、一、紫外线擦除可编程紫外线擦除可编程ROM（UVEPROM）总体结构与掩模总体结构与掩模ROMROM一样，但存储单元不同一样，但存储单元不同.UVEPROM.UVEPROM采用浮
10、栅技术，可通过紫外线照射而被擦除，可重复采用浮栅技术，可通过紫外线照射而被擦除，可重复擦除上万次。擦除上万次。第十五页，讲稿共五十一页哦第十六页，讲稿共五十一页哦第十七页，讲稿共五十一页哦Flash Memory也也是是采采用用浮浮栅栅型型MOS管管，存存储储器器中中数数据据的的擦擦除除和和写写入入是是分分开开进进行行的的，数数据据写写入入方方式式与与EPROM相相同同，一一般般一一只只芯芯片可以擦除片可以擦除/写入写入100万次以上。万次以上。E2PROM也也是是采采用用浮浮栅栅技技术术，用用电电擦擦除除，可可重重复复擦擦写写100次次，并并且且擦擦除除的的速速度度要要快快的的多多。E2PR
11、OM的的电电擦擦除除过过程程就就是是改改写写过过程程，它它具具有有ROM的的非非易易失失性性，又又具具备备类类似似RAM的的功功能能，可可以以随随时时改改写。写。二、二、电可擦除可编程电可擦除可编程ROM（E2PROM）三、快闪存储器（三、快闪存储器（Flash Memory）第十八页，讲稿共五十一页哦 7.3 随机存取存储器（随机存取存储器（RAM）断电后存储的数据随之消失，具有断电后存储的数据随之消失，具有易失性易失性。特点：特点：可随时读出，也可随时写入数据；可随时读出，也可随时写入数据；根据存储单元工作原理不同，分为静态根据存储单元工作原理不同，分为静态RAM和动态和动态RAM静态静态
12、SRAM:优点优点:数据由数据由触发器触发器记忆，只要不断电，数据就能永久保存记忆，只要不断电，数据就能永久保存缺点缺点:存储单元所用的管子数目多存储单元所用的管子数目多,功耗大功耗大,集成度受到限制集成度受到限制动态动态DRAM:优点优点:存储单元所用的管子数目少存储单元所用的管子数目少,功耗小功耗小,集成度高集成度高缺点缺点:为避免存储数据的丢失为避免存储数据的丢失,必须必须定期刷新定期刷新第十九页，讲稿共五十一页哦一、一、SRAM的基本结构的基本结构7.3.1、静态随机存储器、静态随机存储器(SRAM)由由存储矩阵存储矩阵、地址译码器地址译码器、读读/写控制电路写控制电路三部分组成三部分
13、组成.SRAM的基本结构图的基本结构图CS称为片选信号称为片选信号。CS=0时，时，RAM工作；工作；CS=1时时，所所有有I/O端端均均为为高高阻阻状状态态，不不能能对对RAM进进行读行读/写操作。写操作。R/W称为读称为读/写控制信号写控制信号。R/W=1时，执行读操作；时，执行读操作；R/W=0时，执行写操作。时，执行写操作。双向箭头表示一组可双向传输双向箭头表示一组可双向传输数据的导线数据的导线第二十页，讲稿共五十一页哦列列 地地 址址 译译 码码 器器读读/写写控制控制读读/写写控制控制读读/写写控制控制读读/写写控制控制I/O1I/O2I/O3I/O4&R/WCS 行行 地地 址址
14、 译译 码码 器器 A0 A1 A2 A9A3A4A8X0X1X63Y0Y1Y1510244位位RAM(2114)结构图结构图Y02114RAM第二十一页，讲稿共五十一页哦存储容量存储容量210字字4位位/字字=10244=4096位位 R/W=0，输入一组地址码，则相应存储单元，输入一组地址码，则相应存储单元中的数据从中的数据从I/O3I/O0被写入。被写入。CS=0时选中该片时选中该片I/O0I/O1I/O2I/O3CSR/WA0A1A92114CS=1时未选中该片，数据不能读出或写入，时未选中该片，数据不能读出或写入，I/O端呈高阻态端呈高阻态211410244位位RAMR/W=1，输入
15、一组地址码，则相应存储单元，输入一组地址码，则相应存储单元中的数据从中的数据从I/O3I/O0被读出。被读出。第二十二页，讲稿共五十一页哦SRAM 2114的功能工作方式工作方式CS*R/W*I/O4I/O1未选中未选中读操作读操作写操作写操作10010高阻高阻输出输出输入输入第二十三页，讲稿共五十一页哦7.3.2、动态随机存储器、动态随机存储器(DRAM)V4V3V1V2V7V8YDD位位线线D位位线线DC1C2CO1CO2QQ预充脉冲预充脉冲V5V6X存储存储单元单元UC1UC2UCC四管动态四管动态MOS存储单元存储单元 动态动态MOSMOS存储单元存储单元利用利用MOSMOS管的管的栅
16、极电容来存储信息栅极电容来存储信息，但由于栅，但由于栅极电容的容量很小，而漏电流又极电容的容量很小，而漏电流又不可能绝对等于不可能绝对等于0 0，所以电荷保存，所以电荷保存的时间有限。为了避免存储信息的的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为的电荷。通常把这种操作称为“刷刷新新”。刷新之间的时间间隔一般不大刷新之间的时间间隔一般不大于于 20ms20ms。动态动态MOSMOS存储单元有四管电路、三存储单元有四管电路、三管电路和单管电路等。管电路和单管电路等。第二十五页，讲稿共五十一页哦V4V3V1V2V7V8YDD位位
17、线线D位位线线DC1C2CO1CO2QQ预充脉冲预充脉冲V5V6X存储存储单元单元UC1UC2UCC四管动态四管动态MOS存储单元存储单元写入数据：写入数据：D=1D=1时，时，C C2 2充电，写入充电，写入Q=1Q=1；D=0D=0时，时，C C1 1充电，写入充电，写入Q=0Q=0。X=Y=“1”X=Y=“1”01101001读出数据：读出数据：Q=0Q=0时，读出时，读出D=0D=0；Q=1Q=1时，读出时，读出D=1D=1；X=Y=“1”X=Y=“1”10CO1、CO2预充电预充电01第二十六页，讲稿共五十一页哦写入信息时，字线为高电平，写入信息时，字线为高电平，VTVT导通，位线上
18、的数据经过导通，位线上的数据经过VTVT存入存入C CS S。读出信息时，字线为高电平，读出信息时，字线为高电平，VTVT管导通，这时管导通，这时C CS S经经VTVT向向C CO O充电，充电，使位线获得读出的信息。这是一种使位线获得读出的信息。这是一种破坏性读出破坏性读出。因此每次读出。因此每次读出后，要对该单元补充电荷进行后，要对该单元补充电荷进行刷新刷新，同时还需要高灵敏度读出放大，同时还需要高灵敏度读出放大器对读出信号加以放大。器对读出信号加以放大。单管动态单管动态MOSMOS存储单元存储单元字选线位线D(数据线)CO输出电容输出电容VTCS存储电容存储电容第二十七页，讲稿共五十一
19、页哦7.4 存储器容量的扩展存储器容量的扩展位扩展可以用多片芯片并联的方式来实现位扩展可以用多片芯片并联的方式来实现 各地址线、读各地址线、读/写线、片选信号对应并联；写线、片选信号对应并联；各芯片的各芯片的I/O口作为整个口作为整个RAM输入输入/出数据端的一位。出数据端的一位。1 1、位扩展方式、位扩展方式增加增加I/O端个数端个数用用10241 位的位的RAM扩展为扩展为10248 位位RAM八片八片第二十八页，讲稿共五十一页哦2 2、字扩展方式、字扩展方式增加增加地址端个数地址端个数例：用例：用2568 位的位的RAM扩展为扩展为10248 位位RAM。分析：分析：N=425628，每
20、片有，每片有8条地址线；条地址线；102410242 21010，需要，需要1010条地址线；条地址线；所以，需要增加所以，需要增加2 2条高位地址线来控制条高位地址线来控制4 4片分别工作，即需要片分别工作，即需要一个一个2-42-4线译码器。线译码器。字扩展可以字扩展可以利用外加译码器利用外加译码器控制芯片的片选控制芯片的片选(CS)输入端来实现输入端来实现 各片各片RAM对应的数据线、读对应的数据线、读/写线对应并联；写线对应并联；低位地址线也并联接起来；低位地址线也并联接起来；要增加的高位地址线通过译码器译码，将其输出分别接至各要增加的高位地址线通过译码器译码，将其输出分别接至各片的片
21、选控制端。片的片选控制端。第二十九页，讲稿共五十一页哦用用2568 位的位的RAM扩展为扩展为10248 位位RAM的系统框图的系统框图第三十页，讲稿共五十一页哦第三十一页，讲稿共五十一页哦A0A1 A9 I/O0 I/O1 I/O2 I/O32114（1）CSR/WI/O0 I/O1 I/O2 I/O3A0A1 A9 I/O0 I/O1 I/O2 I/O32114（2）CSR/WA0A1 A9 I/O0 I/O1 I/O2 I/O32114（4）CSR/WA0A1 A9 R/WY0 Y1 Y2 Y3A10 A11A0 A12-4线译码器线译码器将将(10244位位)扩展成扩展成(40964位
22、位)的的RAM第三十二页，讲稿共五十一页哦7.5 用存储器实现组合逻辑函数用存储器实现组合逻辑函数原理原理：地址相当于输入变量地址相当于输入变量数据相当于输出变量数据相当于输出变量 0 0 0 1 0 1 0 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 0 任何形式的组合逻辑函数均能通过向任何形式的组合逻辑函数均能通过向ROM 中写中写入相应的数据来实现。入相应的数据来实现。多输出组合逻辑多输出组合逻辑函数的真值表函数的真值表第三十三页，讲稿共五十一页哦用存储器设计组合逻辑电路步骤用存储器设计组合逻辑电路步骤1 1、进行逻辑抽象，得出所设计组合逻辑电路的、进行逻辑抽象，得出
23、所设计组合逻辑电路的逻辑真值表逻辑真值表2 2、选择存储器芯片选择存储器芯片。芯片的地址输入端等于输入变量数，芯片。芯片的地址输入端等于输入变量数，芯片的数据输出端等于输出函数的数目。的数据输出端等于输出函数的数目。3 3、若一片存储器芯片的地址输入端数或数据输出端数达不到上述、若一片存储器芯片的地址输入端数或数据输出端数达不到上述要求，可采用字、位扩展的方法将多片存储器芯片组和成一个符要求，可采用字、位扩展的方法将多片存储器芯片组和成一个符合要求的存储器。合要求的存储器。4 4、将输入变量接至存储器的地址输入端，取存储器的输出、将输入变量接至存储器的地址输入端，取存储器的输出端作为函数输出端
24、，并从函数的端作为函数输出端，并从函数的真值表真值表得到与之对应的得到与之对应的存储器存储器数据表数据表。5 5、将得到的数据表写入存储器中将得到的数据表写入存储器中，就得到了所，就得到了所设计的组合逻辑电路。设计的组合逻辑电路。第三十四页，讲稿共五十一页哦例例7.5.1试用试用ROM设计一个八段字符显示译码器（带小数点）设计一个八段字符显示译码器（带小数点）输入输入输出输出字字形形DCBAabcdefgh0000111111010 00001011000011 10010110110112 20011111100113 30100011001114 4110000011010c c11010
25、1111010d d111011011110e e111110001110f f解：电路要求解：电路要求4位输入，位输入，8位输出，故选用位输出，故选用4位位地址线，地址线，8位数据线的位数据线的ROM。用掩模用掩模ROM实现实现画出存储矩阵的连接图画出存储矩阵的连接图（有二极管表示（有二极管表示0）A3A2A1A0W0W1 W154-16线译码器线译码器1EN1ENEND0D7DCBA(a)(h)第三十五页，讲稿共五十一页哦第三十六页，讲稿共五十一页哦例例2：试用：试用ROM产生如下的一组多输出逻辑函数。产生如下的一组多输出逻辑函数。解：解：电路要求电路要求4位输入，位输入，4位输出，位输出
26、，故选用故选用4位地址线，位地址线，4位数据线的位数据线的ROM。为得真值表，先将逻辑式化为最小项之和的形式为得真值表，先将逻辑式化为最小项之和的形式第三十七页，讲稿共五十一页哦 ABCDY1Y2Y3Y400000 0 0 0 00010 0 0 0 00101 0 0 100111 0 0 0 01000 0 1 001010 0 0 001101 1 0 001111 1 0 010000 0 0 010010 0 0 010100 1 0 010110 0 0 011000 0 0 011010 0 0 011100 1 1 011110 0 0 1用掩模用掩模ROM实现实现画出存储矩阵
27、的连接图画出存储矩阵的连接图（有二极管表示（有二极管表示1）ABCDD3(Y4)D0(Y1)A3A2A1A0W0W1 .W154-16线译码器线译码器1EN1ENEN第三十八页，讲稿共五十一页哦第三十九页，讲稿共五十一页哦选用一片有选用一片有4位地址输入、位地址输入、4位数据位数据输出的输出的164位存储器。位存储器。若选用若选用10244位位RAM，以它的地，以它的地址输入端址输入端A3、A2、A1、A0作为作为D、C、B、A，以它的数据输出端，以它的数据输出端D3、D2、D1、D0作为作为Y3、Y2、Y1、Y0，得到，得到RAM的数据表：的数据表：例、设计一个代码转换电路，将例、设计一个代
28、码转换电路，将84218421码转换为余码转换为余3 3循环码。循环码。解解：以：以84218421码的码的4 4位作为位作为4 4个输入个输入变量，以余变量，以余3 3循环码的循环码的4 4位作为多输位作为多输出函数的出函数的4 4个输出端。得到逻辑真值个输出端。得到逻辑真值表：表：第四十页，讲稿共五十一页哦 将数据表写入将数据表写入RAMRAM中，就得到中，就得到了所设计的代码转换电路了所设计的代码转换电路RAM的数据表的数据表第四十一页，讲稿共五十一页哦算术运算器算术运算器第四十二页，讲稿共五十一页哦存储矩阵的点阵图存储矩阵的点阵图第四十三页，讲稿共五十一页哦题题7.14 如图是用164
29、位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路，ROM的数据表如下所示。试画出在CP信号连续作用下D3、D2、D1和D0输出的电压波形，并说明它们和CP信号频率之比。D0、D1、D2、D3输出脉冲频率与CP频率之比分别为7/15、1/3、1/5、1/15。第四十四页，讲稿共五十一页哦作业7-5，8，9，12，14第四十五页，讲稿共五十一页哦第第7 7章章 小结小结3.3.掌握用掌握用ROM实现组合逻辑电路的方法实现组合逻辑电路的方法 重点掌握重点掌握1掌握各种存储器的特点掌握各种存储器的特点2掌握存储器的扩展方法掌握存储器的扩展方法主要内容：主要内容：1.各种半导体存储器的原
30、理和特点各种半导体存储器的原理和特点2.存储器的扩展存储器的扩展3.用存储器设计组合逻辑电路用存储器设计组合逻辑电路第四十八页，讲稿共五十一页哦本章习题类型与解题方法本章习题类型与解题方法一、存储器扩展容量的方法一、存储器扩展容量的方法1 1、位扩展方法：、位扩展方法：将各片的地址线、读写控制线将各片的地址线、读写控制线R/W、片选、片选CS分别分别并联起来。如果每一片是并联起来。如果每一片是m位，位，n片组合成的存储器有片组合成的存储器有mn 位数据输位数据输出。出。2 2、字扩展方法：、字扩展方法：将各片的地址线、读写控制线将各片的地址线、读写控制线R/W、数据线分、数据线分别并联起来，然
31、后通过每一片的片选别并联起来，然后通过每一片的片选CS信号来区分地址代码选中信号来区分地址代码选中的是哪一片中的存储单元。各片的片选信号是由地址代码的附加位译的是哪一片中的存储单元。各片的片选信号是由地址代码的附加位译出。如果每一片字数是出。如果每一片字数是m，n片组合成的存储器可存储片组合成的存储器可存储mn 个字。个字。3 3、字、位扩展方法：、字、位扩展方法：如果存储器芯片的字数和位数都不够如果存储器芯片的字数和位数都不够 用，则同时采用位、字扩展方法，将多片存储器用，则同时采用位、字扩展方法，将多片存储器 芯片组和成一个有更多字数和位数的存储器芯片组和成一个有更多字数和位数的存储器。第
32、四十九页，讲稿共五十一页哦二、用存储器设计组合逻辑电路二、用存储器设计组合逻辑电路1 1、进行逻辑抽象，得出所设计组合逻辑电路的逻辑真值表、进行逻辑抽象，得出所设计组合逻辑电路的逻辑真值表2 2、选择存储器芯片。芯片的地址输入端等于输入变量数，芯片的、选择存储器芯片。芯片的地址输入端等于输入变量数，芯片的数据输出端等于输出函数的数目。数据输出端等于输出函数的数目。3 3、若一片存储器芯片的地址输入端数或数据输出端数达不到上述要、若一片存储器芯片的地址输入端数或数据输出端数达不到上述要求，可采用字、位扩展的方法将多片存储器芯片组和成一个符合要求求，可采用字、位扩展的方法将多片存储器芯片组和成一个符合要求的存储器。的存储器。4 4、将输入变量接至存储器的地址输入端，取存储器的输出端、将输入变量接至存储器的地址输入端，取存储器的输出端作为函数输出端，并从函数的真值表得到与之对应的存储器数作为函数输出端，并从函数的真值表得到与之对应的存储器数据表。据表。5 5、将得到的数据表写入存储器中，就得到了所设计、将得到的数据表写入存储器中，就得到了所设计的组合逻辑电路。的组合逻辑电路。第五十页，讲稿共五十一页哦感感谢谢大大家家观观看看第五十一页，讲稿共五十一页哦