《微机原理半导体存储器讲稿.ppt》由会员分享，可在线阅读，更多相关《微机原理半导体存储器讲稿.ppt（59页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、微机原理半导体存储器1第一页，讲稿共五十九页哦微型计算机的结构示意图微型计算机的结构示意图存存储储器器I/O接接口口输输入入设设备备I/O接接口口数据总线数据总线 DB控制总线控制总线 CB地址总线地址总线 AB输输出出设设备备CPU2第二页，讲稿共五十九页哦 时钟时钟复位复位电路电路IO/M RDWR ALEA19A8AD7AD0 DEN DT/RCPU CLKREADYRESETSTB OE DO 8282DI 锁存器锁存器 BA 收发器收发器 OET 8286 AB RD WR DB RAM CS DB RD WR I/O PORTRD AB DB ROM译码器译码器译码器8086/80
2、88典型系统半导体存储器半导体存储器外部存储器总线作用总线作用3第三页，讲稿共五十九页哦4.1 半导体存储器概述CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）n存存储储器器是是用用来来存存储储微微型型计计算算机机工工作作时时使使用用的的信信息息（程程序序和和数数据据）的的部部件件，正正是是因因为为有有了了存存储储器器，计计算机才有算机才有信息记忆功能信息记忆功能。n越越靠靠近近CPU的的存存储储器器速速度越快而容量越小。度越快而容量越小。4第四页，讲稿共五十九页哦4.1.1 两大类两大类内存、外存内存、外存n内存内存存放当前运行的程序和数据。存放当前运行的程序和数据。n特点：
3、特点：快，容量小，随机存取，快，容量小，随机存取，CPU可直接访问。可直接访问。n通常由通常由半导体存储器半导体存储器构成构成nRAMn掉电后信息丢失掉电后信息丢失n外存外存存放非当前使用的程序和数据。存放非当前使用的程序和数据。n特特点点：慢慢，容容量量大大，顺顺序序存存取取/块块存存取取。需需调调入入内内存存后后CPU才能访问。才能访问。n通常由通常由磁、光存储器磁、光存储器构成，也可以由半导体存储器构成构成，也可以由半导体存储器构成n磁盘、磁带、磁盘、磁带、CD-ROM、DVD-ROM、固态盘。、固态盘。n掉电后信息不丢失掉电后信息不丢失5第五页，讲稿共五十九页哦寄存器组寄存器组高速缓存
4、高速缓存Cache系统主存储器系统主存储器硬盘硬盘磁盘存储器磁盘存储器磁带存储设备磁带存储设备光盘存储设备光盘存储设备存储器分级组成存储器分级组成在在CPU内内 部部 的的通用寄存器通用寄存器集成度小的集成度小的静态静态RAM简简称称内内存存，用用于于存存放放运运行行的的程程序序和和数数据据红区为半导体存储器红区为半导体存储器绿区其它介质存储器绿区其它介质存储器6第六页，讲稿共五十九页哦半导体存储器半导体存储器 n由由能能够够表表示示二二进进制制数数“0”和和“1”的的、具具有有记记忆忆功功能能的的一一些些半半导导体体器器件件组组成成。如如触触发器、发器、MOS管的栅极电容等管的栅极电容等。n
5、能能存存放放一一位位二二进进制制数数的的器器件件称称为为一一个个存存储储元元。n若干存储元构成一个若干存储元构成一个存储单元存储单元。7第七页，讲稿共五十九页哦4.1.2 半导体存储器的分类n按使用属性按使用属性n随机存取存储器随机存取存储器RAM：可读可写可读可写、断电丢失、断电丢失n只读存储器只读存储器ROM：正常只读、正常只读、断电不丢失断电不丢失详细分类，请看图示8第八页，讲稿共五十九页哦半导体存储器的分类半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器（ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM）同步动态同步动态RA
6、M（SDRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM）紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）闪存（闪存（FLASH）详细展开，注意对比9第九页，讲稿共五十九页哦4.1.3 半导体存储器的主要指标半导体存储器的主要指标n容容量量：每每个个存存储储器器芯芯片片所所能能存存储储的的二二进进制制数的位数。数的位数。存存储储器器容容量量单单元元数数数数据据线线位位数数（1、4或或8位）位）例例：Intel 2114芯芯片片的的容容量量为为1K4位位，Intel 6264芯片为芯片为8K8位。位。n存存取取速速度度：从从CP
7、U给给出出有有效效的的存存储储器器地地址址到存储器给出有效数据需要的时间。到存储器给出有效数据需要的时间。10第十页，讲稿共五十九页哦六管静态RAM存储单元6个MOS管组成；T1T4管组成双稳态触发器；T1、T2放大管；T3、T4负载管；T5、T6控制管；存取速度快、集成度小、功耗 大；6116（2K8位）6264（8K8位）4.2.1 静态静态RAM11第十一页，讲稿共五十九页哦半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS 存储体存储体n存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存
8、储信息 地址译码电路地址译码电路n根据输入的地址编码来选中芯片内某个特定的存储单元根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑片选和读写控制逻辑n选中存储芯片，控制读写操作选中存储芯片，控制读写操作12第十二页，讲稿共五十九页哦 存储体n每每个个存存储储单单元元具具有有一一个个唯唯一一的的地地址址，可存储可存储1位或多位二进制数据位或多位二进制数据;n存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量2MN 存储单元数存储单元数存储单元的位数存储单元的位数 M：芯片的芯片的地址线根数地址线根数;N：芯片的芯片的数据线根数。数据线
9、根数。13第十三页，讲稿共五十九页哦 地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码14第十四页，讲稿共五十九页哦 片选和读写控制逻辑n片选端片选端CS*或或CE*n有效时，可以对该芯片进行读写操作；有效时，可以对该芯片进行读写操作；n输出输出OE*n控制读操作。有效时，芯片内数据输出；控制读操作。有效时，芯片内数据输出；n该控制端对应系统的读控制线；该控制端对应系统的读控制线；n写写WE*n控制写操作。有效时，数据进入芯片中；控制写操作。有效时，数据进入芯片中；n
10、该控制端对应系统的写控制线。该控制端对应系统的写控制线。15第十五页，讲稿共五十九页哦SRAM芯片芯片6116读读出出逻逻辑辑：CS*=0,OE*=0,WE*=1写写入入逻逻辑辑：CS*=0,OE*=1,WE*=0高高阻阻：CS*116第十六页，讲稿共五十九页哦SRAM芯片芯片6116有2K8位=16384个存储位，2K表示芯片内的地址有11位（A0A10），8位表示一个单元有8个二进制位；6116芯片的工作方式：17第十七页，讲稿共五十九页哦SRAM芯片6264n存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CS1*、C
11、S2n读写读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND1234567891011121314282726252423222120191817161518第十八页，讲稿共五十九页哦4.2.2 动态RAMnDRAM的的基基本本存存储储单单元元是是单单个个场场效效应应管管及及其其极间电容；极间电容；n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新；进行刷新；n每次同时对一行的存储单元进行刷新；每次同时对一行的存储单元进行刷新；nDRAM一般采用一般采用“位结构位结构”存储体：存储体
12、：n每个存储单元存放一位；每个存储单元存放一位；n需要需要8个存储芯片构成一个字节单元；个存储芯片构成一个字节单元；n每个字节存储单元具有一个地址。每个字节存储单元具有一个地址。19第十九页，讲稿共五十九页哦动态RAM的基本单元动动态态RAM是是以以MOS管管栅栅极极电电容容是否充有电荷来存储信息；是否充有电荷来存储信息；由由于于只只用用一一个个管管子子，所所以以功功耗耗很很低低，存存储储容容量量可可做做得得很很大大。它它是是由由T1管和寄生电容管和寄生电容Cs组成的。组成的。20第二十页，讲稿共五十九页哦DRAM芯片2164n存储容量为存储容量为64K1n16个个引脚：引脚：n8根地址线根地
13、址线A7A0n1根数据输入线根数据输入线DINn1根数据输出线根数据输出线DOUTn行地址选通行地址选通RAS*n列地址选通列地址选通CAS*n读写控制读写控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A71234567816151413121110921第二十一页，讲稿共五十九页哦4.3 只读存储器EPROMEPROM 2764EEPROMEEPROM 2864A22第二十二页，讲稿共五十九页哦4.3.2 EPROMn顶顶部部开开有有一一个个圆圆形形的的石石英英窗窗口口，用用于紫外线透过擦除原有信息于紫外线透过擦除原有信息n一一般般使使用用专专门门
14、的的编编程程器器（烧烧写写器器）进行编程进行编程n编程后，应该贴上不透光封条编程后，应该贴上不透光封条n出出厂厂未未编编程程前前，每每个个基基本本存存储储单单元元都是信息都是信息1n编程就是将某些单元写入信息编程就是将某些单元写入信息023第二十三页，讲稿共五十九页哦DSSiO2GN衬底衬底24VP+P+浮栅浮栅MOSDS浮栅管浮栅管字线字线位位线线输输出出位位线线Vcc存储原理存储原理24第二十四页，讲稿共五十九页哦EPROM芯片2764n存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CE*n编程编程PGM*n读写读写O
15、E*n编程电压编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D31234567891011121314282726252423222120191817161525第二十五页，讲稿共五十九页哦4.3.3 E2PROMn用用加加电电方方法法，进进行行在在线线（无无需需拔拔下下，直直接接在在电电路路中中）擦擦写写（擦擦除除和和编编程程一一次完成）次完成）n有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法26第二十六页，讲稿共五十九页哦EEPROM芯片2864An存储容量为存储容量为8K8n
16、28个个引脚：引脚：n13根地址线根地址线A12A0n8根根 数数 据据 线线 I/O7I/O0n片选片选CE*n读写读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND1234567891011121314282726252423222120191817161527第二十七页，讲稿共五十九页哦4.4 半导体存储器与CPU的连接n这是本章的重点内容这是本章的重点内容nSRAM、EPROM与与CPU的连接的连接n译码方法同样适合译码方法同样适合I/O端口端口28第二十八页
17、，讲稿共五十九页哦4.4.1 存储芯片与CPU的配合n存存储储芯芯片片与与CPU总总线线的的连连接接，有有两两个个很重要的问题：很重要的问题：nCPU的总线负载能力的总线负载能力nCPU能能否否带带动动总总线线上上包包括括存存储储器器在在内内的的连接器件；连接器件；n存储芯片与存储芯片与CPU总线时序的配合总线时序的配合nCPU能否与存储器的存取速度相配合。能否与存储器的存取速度相配合。29第二十九页，讲稿共五十九页哦1.总线驱动nCPU的总线驱动能力有限；的总线驱动能力有限；n单单向向传传送送的的地地址址和和控控制制总总线线，可可采采用用三三态态锁锁存存器器和和三三态态单单向向驱驱动动器器等
18、等来加以锁存和驱动；来加以锁存和驱动；n双双向向传传送送的的数数据据总总线线，可可以以采采用用三三态双向驱动器态双向驱动器来加以驱动。来加以驱动。30第三十页，讲稿共五十九页哦2.时序配合n分分析析存存储储器器的的存存取取速速度度是是否否满满足足CPU总线时序的要求；总线时序的要求；n如果不能满足：如果不能满足：n考虑更换芯片；考虑更换芯片；n总线周期中插入等待状态总线周期中插入等待状态TW。切记：时序配合是连接中的难点31第三十一页，讲稿共五十九页哦存储器读时序图存储器读时序图/WE为高电平为高电平 有效数据有效数据 指定地址/WE为高电平为高电平有效数据有效数据 指定地址32第三十二页，讲
19、稿共五十九页哦4.4.2 存储芯片与CPU的连接存储芯片的存储芯片的数据线数据线 存储芯片的存储芯片的地址线地址线 存储芯片的存储芯片的片选端片选端 存储芯片的存储芯片的读写控制读写控制线线33第三十三页，讲稿共五十九页哦1.存储芯片数据线的处理n若芯片的数据线若芯片的数据线正好正好8根：根：n一次可从芯片中访问到一次可从芯片中访问到8位数据；位数据；n全部数据线与系统的全部数据线与系统的8位数据总线相连；位数据总线相连；n若芯片的数据线若芯片的数据线不足不足8根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据；位数据；n利用多个芯片利用多个芯片扩充数据位扩充数据位；n这个
20、扩充方式简称这个扩充方式简称“位扩充位扩充”。34第三十四页，讲稿共五十九页哦位扩充35第三十五页，讲稿共五十九页哦2.存储芯片地址线的连接n芯芯片片的的地地址址线线通通常常应应全全部部与与系系统统的的低位低位地址总线相连；地址总线相连；n寻寻址址时时，这这部部分分地地址址的的译译码码是是在在存存储储芯芯片片内内完完成成的的，我我们们称称为为“片内译码片内译码”。36第三十六页，讲稿共五十九页哦3.存储芯片片选端的译码n存储系统常需利用存储系统常需利用多个存储芯片多个存储芯片扩充容量扩充容量n也就是扩充了存储器地址范围；也就是扩充了存储器地址范围；n进进行行“地地址址扩扩充充”，需需要要利利用
21、用存存储储芯芯片片的的片选端对多个存储芯片（组）进行寻址；片选端对多个存储芯片（组）进行寻址；n这这个个寻寻址址方方法法，主主要要通通过过将将存存储储芯芯片片的的片片选端与系统的选端与系统的高位地址线高位地址线相关联来实现；相关联来实现；n这种扩充简称为这种扩充简称为“字扩充字扩充”。37第三十七页，讲稿共五十九页哦字扩充38第三十八页，讲稿共五十九页哦片选端常有效A19A15A14A0 全全0全全1D7D027256EPROMA14A0CE39第三十九页，讲稿共五十九页哦地址重复n一个存储单元具有多个存储地址的现象；一个存储单元具有多个存储地址的现象；n原因：原因：有些高位地址线没有用、可任
22、意；有些高位地址线没有用、可任意；n使使用用地地址址：出出现现地地址址重重复复时时，常常选选取取其其中中既好用、又不冲突的一个既好用、又不冲突的一个“可用地址可用地址”；n例如：例如：00000H07FFFH；n选取的原则：选取的原则：高位地址全为高位地址全为0的地址。的地址。高位地址译码才更好40第四十页，讲稿共五十九页哦 译码和译码器n译译码码：将将某某个个特特定定的的“编编码码输输入入”翻翻译为唯一译为唯一“有效输出有效输出”的过程；的过程；n译码电路可以使用门电路组合逻辑；译码电路可以使用门电路组合逻辑；n译码电路更多的是采用集成译码电路更多的是采用集成译码器译码器；n常用的常用的2:
23、4译码器译码器74LS139；n常用的常用的3:8译码器译码器74LS138；n常用的常用的4:16译码器译码器74LS154。41第四十一页，讲稿共五十九页哦 全译码n所所有有的的系系统统地地址址线线均均参参与与对对存存储储单单元元的的译码寻址译码寻址n包包括括低低位位地地址址线线对对芯芯片片内内各各存存储储单单元元的的译译码码寻寻址址（片片内内译译码码），高高位位地地址址线线对对存储芯片的译码寻址（存储芯片的译码寻址（片选译码片选译码）n采采用用全全译译码码，每每个个存存储储单单元元的的地地址址都都是是唯一的唯一的，不存在地址重复不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能
24、比较复杂、连线也较多示例示例42第四十二页，讲稿共五十九页哦全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A1343第四十三页，讲稿共五十九页哦 部分译码n只只有有部部分分（高高位位）地地址址线线参参与与对对存存储芯片的译码储芯片的译码n每每个个存存储储单单元元将将对对应应多多个个地地址址（地地址重复），址重复），需要选取一个可用地址需要选取一个可用地址n可简化译码电路的设计可
25、简化译码电路的设计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费示例示例44第四十四页，讲稿共五十九页哦部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可用地址一个可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH45第四十五页，讲稿共五十九页哦 线选译码n只只用用少
26、少数数几几根根高高位位地地址址线线进进行行芯芯片片的的译译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址重复必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元n多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用示例示例46第四十六页，讲稿共五十九页哦线选译码示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12A0一个可用地址一个可用地址121 00 1全全0全全1全全0全全104000H05FFFH0200
27、0H03FFFH切记：A14 A1300的情况不能出现00000H01FFFH的地址不可使用47第四十七页，讲稿共五十九页哦片选端译码小结n存存储储芯芯片片的的片片选选控控制制端端可可以以被被看看作作是是一一根根最高位地址线；最高位地址线；n在在系系统统中中，主主要要与与地地址址发发生生联联系系：包包括括地地址址空空间间的的选选择择（接接系系统统的的IO/M*信信号号）和和高高位位地地址址的的译译码码选选择择（与与系系统统的的高高位位地地址址线相关联）；线相关联）；n对对一一些些存存储储芯芯片片通通过过片片选选无无效效可可关关闭闭内内部部的输出驱动机制，起到降低功耗的作用。的输出驱动机制，起到
28、降低功耗的作用。48第四十八页，讲稿共五十九页哦4.存储芯片的读写控制n芯片芯片OE*与系统的与系统的读命令读命令线相连：线相连：n当当芯芯片片被被选选中中、且且读读命命令令有有效效时时，存存储芯片将开放并驱动数据到总线；储芯片将开放并驱动数据到总线；n芯片芯片WE*与系统的与系统的写命令写命令线相连：线相连：n当当芯芯片片被被选选中中、且且写写命命令令有有效效时时，允允许总线数据写入存储芯片。许总线数据写入存储芯片。49第四十九页，讲稿共五十九页哦将将6116SRAM放在放在8088CPU最低地址（最低地址（00000H007FFH）分析：分析：地址变化情况地址变化情况参加片参加片内译码内译
29、码参加片参加片外译码外译码例题例题150第五十页，讲稿共五十九页哦A0A10CPUCSA11A19611651第五十一页，讲稿共五十九页哦将将IBM-PC机机（8086CPU）的的内内存存容容量量扩扩展展64KB，并并将将地地址址安排在安排在60000H开始的地址中。开始的地址中。解：解：1）芯片选择）芯片选择 *选选SRAM6264（8K 8）；）；*芯片数量芯片数量64K8K=8片片。2）地址分配）地址分配 确定地址空间为确定地址空间为60000H6FFFFH。每两片。每两片6264占一个占一个 连续空间，可划分地址空间为连续空间，可划分地址空间为4个区域。个区域。3）系统连接）系统连接例
30、题例题2 252第五十二页，讲稿共五十九页哦地址分配表地址分配表53第五十三页，讲稿共五十九页哦D0D7D8D15A1A13 Y0 Y1 Y2 Y3G1G2AG2BCBA 3:8译码器译码器A0 BHEA18A17A16A15A14 RE WRD0D15 M/IOA198086CPUM3M1M2M4M0M7M6M5A0A12CSWEOED0D754第五十四页，讲稿共五十九页哦本章小节1.了解各类半导体存储器的应用特点；了解各类半导体存储器的应用特点；2.熟悉半导体存储器芯片的结构；熟悉半导体存储器芯片的结构；3.掌握掌握SRAM2116、DRAM 2164、EPROM 2764、EEPROM 2817A的引脚功能；的引脚功能；4.掌握存储芯片与掌握存储芯片与CPU连接的方法，特别是连接的方法，特别是片片 选端选端的处理。的处理。55第五十五页，讲稿共五十九页哦作业作业4-1；4-2；4-9；和第五章的作业一起交56第五十六页，讲稿共五十九页哦