《半导体制造工艺教案.docx》由会员分享，可在线阅读，更多相关《半导体制造工艺教案.docx（14页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、课题序号2授课课时8授课班级授课形式075 电子 1、2 讲授授课章节名称使用教具主题 2、半导体制造工艺概况多媒体1教学目的 23把握常见器件的隔离工艺了解典型双极型集成电路制造工艺了解典型CMOS 器件制造工艺教学重点器件的隔离工艺教学难点更、补充、删节内 容课外作业器件的隔离工艺无2-12-11教学后记授课主要内容或板书设计第 2 章 半导体制造工艺概况2.1 引言2.2 器件的隔离2.3 双极型集成电路制造工艺2.4 CMOS 器件制造工艺课 堂 教 学 安 排教 学 过 程主 要 教 学 内 容 及 步 骤2.1 引言集成电路的制造要经过大约 450 道工序，消耗 68 周的时间，看
2、似简洁， 而实际上是将几大工艺技术挨次、重复运用的过程，最终在硅片上实现所 设计的图形和电学构造。在表达各个工艺之前，介绍一下集成电路芯片的 加工工艺过程，使学生对半导体制造的全局有一个生疏，并对各个工艺在 整个工艺流程中的作用和意义有所了解。集成电路种类很多，以构成电路 的晶体管来区分有双极型集成电路和MOS 集成电路两类，前者以双极型平面晶体管为主要器件，有晶体管 晶体管规律TTL电路、高速放射极耦合规律ECL电路、高速低功耗肖特基晶体管 晶体管规律SLTTL 电路和集成注入规律电路I2L几种，后者以 MOS 管为根底，有 N 沟道MOS 电路NMOS、P 沟道MOS 电路PMOS、互补M
3、OS 电路CMOS等电路构造。由于CMOS 技术在MOS 器件工艺中最有代表性，在综合尺寸缩小和工作电压降低的同时获得了工作性能以及集成度的提高，是亚微米集成电路广泛承受的一种器件构造，因此本章将主要介绍双极型集成电路、CMOS 集成电路的制造过程，在同学们在学习各个主要工艺之前对各工艺在集成电路制造中的作用有一个大致的了解，在今后章节的学习中目的性更强。由于每个器件彼此之间需要相互绝缘，即需要隔离，因此在介绍这两种工艺之前先对器件隔离技术做简洁介绍。2.2 器件的隔离2.2.1 PN 结隔离未加正向偏压的PN 结几乎无电流流淌，因而 PN 结可作器件隔离用， 双极型集成电路中的隔离主要承受P
4、N 结隔离。图 2 1 所示为利用 PN 结隔离形成器件区域的工艺，其工艺过程如下。1) 首先在P 型衬底上承受外延淀积工艺形成N 型外延层。图 2-1PN 结隔离2) 在外延层上淀积二氧化硅(SiO2)，并进展光刻和刻蚀。3) 去除光刻胶，露出隔离区上的 N 型外延层硅，然后在 N 型外延层上进展P 型杂质集中，集中深度到达衬底，这是双极型集成电路制造工艺中最费时的一步，使 N 型的器件区域的底部和侧面均被PN 结所包围，器件就制作在被包围的器件区里。2.2.2 绝缘体隔离绝缘体隔离法通常用于MOS 集成电路的隔离，用二氧化硅作为绝缘体， 该二氧化硅作为隔离墙，一般来说，二氧化硅隔离用于器件
5、区域的侧面， 器件区域底部的隔离则用PN 结来实现。图 2 2 所示为集成电路中承受绝缘体隔离的例子。深度到达衬底的 V 型沟槽内侧形成二氧化硅，再用多晶硅填满，到达绝缘隔离的目的。图 2-2绝缘体隔离1. 局部氧化隔离(LOCOS)工艺1) 热生长一层薄的垫氧层，用来降低氮化物与硅之间的应力。2) 淀积氮化物膜(Si3N4)，作为氧化阻挡层。3) 刻蚀氮化硅，露出隔离区的硅。4) 热氧化，氮化硅作为氧化阻挡层保护下面的硅不被氧化，隔离区的硅被氧化。5) 去除氮化硅，露出器件区的硅外表，为制作器件做预备。图 2-3LOCOS 工艺的示意图图 2- 4局部氧化产生的鸟嘴效应2. 浅槽隔离工艺1)
6、 热生长一层薄的垫氧层，用来降低氮化物与硅之间的应力。2) 淀积氮化物膜(Si3N4)，作为氧化阻挡层。3) 刻蚀氮化硅，露出隔离区的硅。4) 在掩膜图形暴露区域，热氧化 1520nm 的氧化层，使硅外表钝化，并可以使浅槽填充的淀积氧化物与硅相互隔离，作为有效的阻挡层可以避开器件中的侧墙漏电流产生。5) 刻蚀露出隔离区的硅，形成硅槽。6) 淀积二氧化硅进展硅槽的填充。7) 二氧化硅外表平坦化(CMP)。8) 去除氮化硅，露出器件区的硅外表，为制作器件做预备。图 2-5浅槽隔离工艺示意图图 2- 6寄生场氧化MOSFET 的示意图3. CMOS 集成电路中的隔离图 2-7CMOS 工艺中的隔离技
7、术2.3 双极型集成电路制造工艺图 2-8典型的双极型晶体管基极和电阻相连的构造示意图2.2双极型集成电路制造工艺2.4 CMOS 器件制造工艺2.4.1 20 世纪 80 年月的CMOS 工艺技术20 世纪 80 年月的CMOS 工艺技术具有以下特点:1) 承受场氧化(LOCOS)工艺进展器件间的隔离。2) 承受磷硅玻璃和回流进展平坦化。3) 承受蒸发的方法进展金属层的淀积。4) 使用正性光刻胶进展光刻。5) 使用放大的掩膜版进展成像。6) 用等离子体刻蚀和湿法刻蚀工艺进展图形刻蚀。20 世纪 80 年月的CMOS 工艺流程2.4.2 20 世纪 90 年月的CMOS 工艺技术数字通信设备、
8、个人计算机和互联网有关的应用推动了 CMOS 工艺技术的进展。特征尺寸从 08 m 到 018 m，晶圆直径从 150mm 到300mm ，原有的制造工艺已无法实现如此小的特征尺寸图形的制作。很多因素都会影响器件的制作，包括衬底中的杂质含量及缺陷密度、多层金属化之后造成的外表起伏、光刻技术等。20 世纪 90 年月CMOS 工艺技术具有以下特点：1) 器件制作在外延硅上(这样可以消退在CZ 法拉单晶过程中的C、O)。2) 承受浅槽隔离技术(取代了局部氧化隔离技术)。3) 使用侧墙隔离(防止对源漏区进展更大剂量注入时，源漏区的杂质过于接近沟道以致可能发生源漏穿透)，钛硅化合物和侧墙隔离解决了硅铝
9、氧化问题。4) 多晶硅栅和承受钨硅化合物和钛硅化合物实现局部互连，减小了电阻并提高了器件速度。5) 光刻技术方面使用G-line(436nm)、I-line(365nm)、深紫外线 DUV(248nm) 光源曝光，并使用区分率高的正性光刻胶，用步进曝光取代整体曝光。 6)用等离子体刻蚀形成刻蚀图形。7) 湿法刻蚀用于掩盖薄膜的去除。8) 承受立式氧化炉，能使硅片间距更小，更好地把握沾污。9) 承受快速热处理系统对离子注入之后的硅片进展退火处理及形成硅化物，能更快、更好地把握制造过程中的热预算。10) 用直流磁控溅射取代蒸发淀积金属膜。11) 承受多层金属互连技术。12) 钨CVD 和CMP(或
10、反刻)形成钨塞，实现层和层之间的互连。13) Ti 和TiN 成为钨的阻挡层。14) Ti 作为Al-Cu 粘附层，能减小接触电阻。15) TiN 抗反射涂层的应用，可以减小光刻曝光时驻波和反射切口。16) BPSG 通常被用作PMD(金属前绝缘层)。17) DCVD：PE-TEOS(承受等离子体增加正硅酸乙酯淀积二氧化硅 )和O3-TEOS(承受臭氧和正硅酸乙酯反响淀积二氧化硅)来实现浅槽隔离、侧墙、PMD 和 IMD(金属层间绝缘层)的淀积。18) DCVD:PE-硅烷来实现PMD 屏蔽氮化物、绝缘介质的抗反射涂层和 PD氮化物的淀积。19) 介质承受CMP 使外表平坦化。20) Clus
11、ter(计算机集群)工具变得格外普遍。21) 单个硅片加工系统提高了可控硅片和硅片之间的全都性。22) 批处理系统照旧使用，可以使一般工人的生产量也很高。图 2-920 世纪 90 年月的CMOS 工艺技术制作的CMOS 器件构造图图 2-1021 世纪初的CMOS 工艺技术制作的CMOS 器件构造图2.4.3 21 世纪初的CMOS 工艺技术1)特征尺寸 0.13m 或更小。2) 硅片直径 200mm 或 300mm。3) 使用浅槽隔离技术，有效地使硅片外表的晶体管与衬底隔离开，消退了辐射-诱导软错误。4) 增加了IC 芯片的封装密度。5) 具有较高的抗辐射力气。6) 高性能电子芯片SOI 芯片将成为主流。7) 铜和低k 的介质用来减小RC 延迟。8) 具有更低的功耗和更高的IC 速度。9) 承受了大马士革工艺进展金属化。