《微机第05章(存储器).ppt》由会员分享，可在线阅读，更多相关《微机第05章(存储器).ppt（87页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、半导体存储器及其接口半导体存储器及其接口第第 5 5 章章1第5章 半导体存储器及其接口n教学重点n芯片芯片 SRAM 2114 和和 DRAM 4116n芯片芯片EPROM 2764 和和 EEPROM 2817AnSRAM、EPROM与与CPU的的连接连接25.1 半导体存储器概述n微型计算机的存储结构微型计算机的存储结构n寄存器寄存器位于位于CPU中中n主主 存存 由由 半半 导导 体体 存存 储储 器器(ROM/RAM)构成构成n辅辅存存指指磁磁盘盘、磁磁带带、磁磁鼓鼓、光光盘盘等等大大容容量量存存储储器器，采采用用磁磁、光原理工作光原理工作n高高速速缓缓存存(CACHE)由由静静态态
2、RAM芯片构成芯片构成n本本章章介介绍绍半半导导体体存存储储器器及及组组成主存的方法成主存的方法CPU（寄存器）寄存器）CACHE（高速缓存）高速缓存）主存（内存）主存（内存）辅存（外存）辅存（外存）35.1.1 半导体存储器的分类n按制造工艺分类按制造工艺分类n双极型：双极型：速度快速度快、集成度低、功耗大、集成度低、功耗大nMOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低n按使用属性分类按使用属性分类n随机存取存储器随机存取存储器 RAM：可读可写可读可写、断电丢失、断电丢失n只读存储器只读存储器 ROM：只读只读、断电不丢失断电不丢失详细分类，请看图示详细分类，请看图示4图
3、5.1 半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器（ROM）随机存取存储器随机存取存储器（RAM）静态静态 RAM（SRAM）动态动态 RAM（DRAM）非易失非易失 RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程 ROM（PROM）紫外线擦除可编程紫外线擦除可编程 ROM（EPROM）电擦除可编程电擦除可编程 ROM（EEPROM）详细展开，注意对比详细展开，注意对比5读写存储器RAM类型类型构成构成速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统NVRAM带微型电池带微型电池
4、快快低低小容量非易失小容量非易失6只读存储器ROMn掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：允许一次编程，此后不可更改允许一次编程，此后不可更改nEPROM：用用紫紫外外光光擦擦除除，擦擦除除后后可可编编程程；并并允允许用户多次擦除和编程许用户多次擦除和编程nEEPROM（E2PROM）：采采用用加加电电方方法法在在线线进进行擦除和编程，也可多次擦写行擦除和编程，也可多次擦写nFlash Memory（闪闪存存）：能能够够快快速速擦擦写写的的EEPROM，但只能按块（但只能按块（Block）进行擦除进行擦除75.1.2 半导体存储器芯片的结构地地址址寄寄
5、存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS存储体存储体地址译码地址译码数据缓冲数据缓冲控制电路控制电路8半导体存储器芯片的结构 存存储储体体存存储储器器芯芯片片的的主主要要部部分分，用用来存储信息来存储信息 地地址址译译码码电电路路根根据据输输入入的的地地址址编编码码来选中芯片内某个特定的存储单元来选中芯片内某个特定的存储单元 数据缓冲数据缓冲电路电路数据输入输出通道数据输入输出通道 片片选选和和读读写写控控制制逻逻辑辑选选中中存存储储芯芯片片，控制读写操作控制读写操作9 存储体n每每个个存存储储单单元元具具有有一一个个唯唯一一的的
6、地地址址，可可存存储储1位位（位片结构位片结构）或）或多位多位（字片结构字片结构）二进制数据）二进制数据n存储容量与地址、数据线根数有关：存储容量与地址、数据线根数有关：示例示例示例示例芯片存储容量芯片存储容量存储单元数目存储单元数目每单元存储位数每单元存储位数2MN M：芯片的芯片的地址线根数地址线根数 N：芯片的芯片的数据线根数数据线根数 10 地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码结构双译码结构11地址译码电路n单译码单译码结构结构n双译码双译码结构结构n双
7、译码可简化芯片设计双译码可简化芯片设计n为芯片主要采用的译码结构为芯片主要采用的译码结构12 片选和读写控制逻辑n片选端片选端-CS或或-CEn有效时，允许对该芯片进行访问操作有效时，允许对该芯片进行访问操作n该该控控制制端端一一般般与与系系统统的的高高位位地地址址线线相相关关联联，连连接接时时有多种处理方法：有多种处理方法：全译码全译码/部分译码部分译码/线选线选等等n输出控制输出控制-OEn控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出n该控制端一般连接系统的该控制端一般连接系统的读控制读控制线线n写允许控制写允许控制-WEn控制写操作。有效时，数据进入芯片中控制写操
8、作。有效时，数据进入芯片中n该控制端一般连接系统的该控制端一般连接系统的写控制写控制线线135.2 随机存取存储器静态静态RAMSRAM 2114SRAM 6264动态动态RAMDRAM 4116DRAM 2164145.2.1 静态RAMnSRAM 的基本存储单元是触发器电路的基本存储单元是触发器电路n每个每个基本存储单元基本存储单元存储存储1位位二进制数二进制数n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nSRAM 一般采用一般采用“字结构字结构”存储矩阵：存储矩阵：n每个每个存储单元存储单元存放多位（存放多位（4、8、16等）等）n每个每个存储单元存储单元具有一
9、个唯一的地址具有一个唯一的地址15静态RAM的存储结构六管基本存储电路六管基本存储电路列选线列选线Y数据线数据线D数据线数据线DT8T7行选线行选线XT1T5T2T6T4T3VDDBA6 管基本管基本存储单元存储单元列选通列选通16SRAM 芯片的内部芯片的内部结构结构I/O行行地地址址译译码码列地址译码列地址译码A3A2A1A0A4 A5 A6 A710015151-CS-OE-WE输入缓冲输入缓冲输出输出缓冲缓冲6管基本管基本存储单元存储单元列选通列选通17SRAM芯片2114n存储容量为存储容量为10244n18个个引脚：引脚：n10 根地址线根地址线 A9A0n4 根数据线根数据线 I
10、/O4I/O1n片选片选-CSn读写读写-WE123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4-WEA6A5A4A3A0A1A2-CSGND功能功能18SRAM 2114的读周期数据数据地址地址TCXTODTTOHATRCTATCODOUT-WE-CS19SRAM芯片2114nTA读取时间读取时间n从从读读取取命命令令发发出出到到数数据据稳稳定定出出现现的的时时间间n给出地址到数据出现在外部总线上给出地址到数据出现在外部总线上nTRC读取周期读取周期n两两次次读读取取存存储储器器所所允允许许的的最最小小时时间间间间隔隔n有效地址维持的时间
11、有效地址维持的时间20SRAM 2114的写周期TWCTWRTAW数据数据地址地址TDTWTWDOUT DINTDWTDH-WE-CS21SRAM 2114的写周期nTW写入时间写入时间n从从写写入入命命令令发发出出到到数数据据进进入入存存储储单单元元的的时间时间n写信号有效时间写信号有效时间nTWC写入周期写入周期n两次写入存储器所允许的最小时间间隔两次写入存储器所允许的最小时间间隔n有效地址维持的时间有效地址维持的时间22SRAM芯片6264n存储容量为存储容量为 8K8n28个引脚：个引脚：n13 根地址线根地址线 A12A0n8 根数据线根数据线 D7D0n2 根片选根片选-CS1、C
12、S2n读写读写-WE、-OE功能功能功能功能+5V-WECS2A8A9A11-OEA10-CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615235.2.2 动态RAMnDRAM 的的基基本本存存储储单单元元是是单单个个场场效效应应管管及其及其极间电容极间电容n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新n每次同时对每次同时对1行的存储单元进行刷新行的存储单元进行刷新n每个基本存储单元存储每个基本存储单元存储1位二进制数位二进制数n许多个基本存
13、储单元形成行、列存储矩阵许多个基本存储单元形成行、列存储矩阵nDRAM一般采用一般采用“位结构位结构”存储体：存储体：n每个存储单元存放每个存储单元存放 1 位位n需要需要 8 个存储芯片构成个存储芯片构成 1 个字节存储单元个字节存储单元n每个字节存储单元拥有每个字节存储单元拥有 1 个唯一地址个唯一地址24动态RAM的存储结构单管基本存储电路单管基本存储电路C2C1行选线行选线列选线列选线数据线数据线T2T1单管基本单管基本存储单元存储单元25DRAM芯片芯片的内部结构 T5T4T3T2T1VDD读出再生读出再生放大电路放大电路列列128列列2DINDOUT列列1行行128行行66行行65
14、行行64行行2行行1I/O缓冲缓冲单管基本单管基本存储单元存储单元读出再生读出再生放大电路放大电路26DRAM芯片4116n存储容量为存储容量为 16K1n16个个引脚：引脚：n7 根地址根地址线线A6A0n1 根数据输入线根数据输入线DINn1 根数据输出线根数据输出线DOUTn行地址选通行地址选通-RASn列地址选通列地址选通-CASn读写控制读写控制-WEVBBDIN-WE-RASA0A2A1VDDVSS-CASDOUTA6A3A4A5VCC12345678161514131211109274116的内部结构128 128C0R064选选1译译码码128选选1译译码码写时钟写时钟-CAS
15、-WE-RAS0012763A6A0DINDOUT脉冲发生脉冲发生脉冲发生脉冲发生2选选1译译码码列列地地址址缓缓冲冲行行地地址址缓缓冲冲读读出出输出输出缓冲缓冲输入输入缓冲缓冲再再生生放放大大存存储储体体-R0-C028DRAM 4116的读周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址-WE-CAS-RAS29DRAM 4116的读周期存储地址需要分两批传送存储地址需要分两批传送n行行地地址址选选通通信信号号-RAS有有效效，开开始始传传送行地址，送行地址，-RAS相当于片选信号相当于片选信号n随随后后，列列地地址
16、址选选通通信信号号-CAS有有效效，传送列地址传送列地址n读写信号读写信号-WE读有效读有效n数据从数据从DOUT引脚输出引脚输出30DRAM 4116的写周期TWCSTDS列地址列地址行地址行地址地址地址-TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWE-CAS-RAS31DRAM 4116的写周期存储地址需要分两批传送存储地址需要分两批传送n行行地地址址选选通通信信号号-RAS有有效效，开开始始传传送行地址送行地址n随随后后，列列地地址址选选通通信信号号-CAS有有效效，传送列地址传送列地址n读写信号读写信号-WE写有效写有效n数据从数据从DIN引脚进入
17、存储单元引脚进入存储单元32DRAM 4116的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS33DRAM 4116的刷新采用采用“仅行地址有效仅行地址有效”方法方法刷新刷新n行地址选通行地址选通-RAS有效，传送行地址有效，传送行地址n列地址选通列地址选通-CAS无效，没有列地址无效，没有列地址n芯片内部对芯片内部对1行中所有的存储单元进行刷新行中所有的存储单元进行刷新n没没有有数数据据从从芯芯片片中中输输出出，也也没没有有数数据据输输入入芯芯片片n系系统统中中所所有有动动态态存存储储芯芯片片的的同同一一行行同同时时得得到到刷新刷新n每每隔隔固固定定
18、的的时时间间（约约15uS）DRAM必必须须进进行行一一次次刷刷新新，2毫毫秒秒（128次次）可可将将DRAM全全部刷新一遍部刷新一遍34DRAM芯片2164n存储容量为存储容量为 64K1n16个个引脚：引脚：n8 根地址线根地址线A7A0n1 根数据输入线根数据输入线DINn1 根数据输出线根数据输出线DOUTn行地址选通行地址选通-RASn列地址选通列地址选通-CASn读写控制读写控制-WENCDIN-WE-RASA0A2A1GNDVSS-CASDOUTA6A3A4A5A712345678161514131211109355.3 只读存储器掩膜掩膜ROM、熔丝熔丝PROM位线位线地地址址
19、译译码码A1A0字线字线3字线字线2字线字线1字线字线011100100VDDD0D1D2D3掩膜式掩膜式ROM位位线线字选线字选线熔丝熔丝VCC熔丝式熔丝式PROM 365.3 只读存储器EPROM、EEPROMEPROM 2716EPROM 2764EEPROM 2817AEEPROM 2864A375.3.1 EPROMnEPROM 芯芯片片顶顶部部开开有有一一个个圆圆形形的的石石英英窗窗口口，用于紫外线透过、以擦除芯片中保存的信息用于紫外线透过、以擦除芯片中保存的信息n使使用用专专门门的的编编程程器器（烧烧写写器器）对对EPROM芯芯片进行编程片进行编程n编程后，应贴上不透光的封条编程
20、后，应贴上不透光的封条n出出厂厂时时，每每个个基基本本存存储储单单元元存存储储的的都都是是信信息息“1”，编编程程实实际际上上就就是是将将“0”写写入入某某些些基基本存储单元本存储单元38EPROM的存储结构浮置栅雪崩注入型浮置栅雪崩注入型场效应管场效应管多晶硅多晶硅浮置栅浮置栅漏极漏极D源极源极S-N基底基底SiO2SiO2+字选线字选线位位线线浮置栅场效浮置栅场效应管应管EPROM基本存储结构基本存储结构VCCPP39EPROM芯片2716n存储容量为存储容量为 2K8n24个个引脚：引脚：n11 根地址线根地址线 A10A0n8 根数据线根数据线 DO7DO0n片选片选/编程编程-CE/
21、PGMn读写读写-OEn编程电压编程电压 VPP功能表功能表功能表功能表VDDA8A9VPP-OEA10-CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss40EPROM芯片2764n存储容量为存储容量为 8K8n28个个引脚：引脚：n13 根地址线根地址线 A12A0n8 根数据线根数据线 D7D0n片选片选-CEn编程编程-PGMn读写读写-OEn编程电压编程电压 VPP功能表功能表功能表功能表VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVcc-P
22、GMNCA8A9A11-OEA10-CED7D6D5D4D31234567891011121314282726252423222120191817161541EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引脚图引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CE OED7D6D5D4D3D2D1D027256逻辑图逻辑图425.3.2 EEPROMn用用加加电
23、电方方法法，进进行行在在线线（无无需需拔拔下下，直直接接在在电电路路中中）擦擦写写（擦擦除除和和编编程程一一次完成）次完成）n有有字字节节擦擦写写、块块擦擦写写和和整整片片擦擦写写等等方方法法n并行并行EEPROM：多位数据线多位数据线n串行串行EEPROM：1位数据线位数据线43EEPROM芯片2817An存储容量为存储容量为 2K8n28个个引脚：引脚：n11 根地址线根地址线 A10A0n8 根数据线根数据线 I/O7I/O0n片选片选-CEn读写读写-OE、-WEn状态输出状态输出 RDY/-BUSY功能表功能表功能表功能表NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/
24、O2GNDVcc-WENCA8A9NC-OEA10-CEI/O7I/O6I/O5I/O4I/O31234567891011121314282726252423222120191817161544EEPROM芯片2864An存储容量为存储容量为 8K8n28个个引脚：引脚：n13 根地址线根地址线 A12A0n8 根数据线根数据线 I/O7I/O0n片选片选-CEn读写读写-OE、-WE功能表功能表功能表功能表Vcc-WENCA8A9A11-OEA10-CEI/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111
25、213142827262524232221201918171615455.4 半导体存储器与CPU的连接n半导体存储器与半导体存储器与CPU的连接是本章的的连接是本章的重点重点nSRAM、EPROM与与CPU的连接的连接n其其译码方法译码方法同样适合同样适合I/O端口端口465.4.1 存储芯片与CPU的连接n存储芯片存储芯片数据线数据线的处理的处理n存储芯片存储芯片地址线地址线的处理的处理n存储芯片存储芯片片选端片选端的处理的处理n存储芯片存储芯片读写控制线读写控制线的处理的处理471.存储芯片数据线的处理n若芯片的数据线正好若芯片的数据线正好 8 根：根：n一次可从芯片中访问到一次可从芯片
26、中访问到 8 位数据位数据n全部数据线与系统的全部数据线与系统的 8 位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足 8 根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到 8 位数据位数据n利用多个芯片扩充数据位（数据宽度）利用多个芯片扩充数据位（数据宽度）n这种扩充方式称这种扩充方式称“位扩充位扩充”48位扩充2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE两片同时选中数据分别提供492.存储芯片地址线的连接n芯芯片片的的地地址址线线通通常常应应全全部部与与系系统统的低位地址总线相连的低位地
27、址总线相连n寻寻址址时时，这这部部分分地地址址的的译译码码是是在在存存储储芯芯片片内内完完成成的的，我我们们称称为为“片内译码片内译码”50片内译码地址线地址线 A9A0存储芯片存储芯片存储单元存储单元51片内译码000H001H002H3FDH3FEH3FFH000000010010110111101111（16进制表示）进制表示）A9A0片内片内10 位地址译码位地址译码10 位地址的变化：位地址的变化：全全0全全1523.存储芯片片选端的译码n存存储储系系统统常常需需要要利利用用多多个个存存储储芯芯片片进进行行容容量量的的扩扩充充，也也就就是是扩充存储器的地址范围扩充存储器的地址范围n这
28、种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”n进进行行“地地址址扩扩充充”时时，需需要要利利用用存存储储芯芯片片的的片片选选端端来来对对存存储储芯片（芯片组）芯片（芯片组）进行寻址进行寻址n通通过过存存储储芯芯片片的的片片选选端端与与系系统统的的高高位位地地址址线线相相关关联联来来实实现现对对存储芯片存储芯片（芯片组）（芯片组）的寻址，常用的方法有：的寻址，常用的方法有：n全译码全译码全部全部高位地址线高位地址线与与片选端片选端关联（参与芯片译码）关联（参与芯片译码）n部分译码部分译码部分部分高位地址线高位地址线与与片选端片选端关联（参与芯片译码）关联（参与芯片译码）n线
29、选法线选法某根某根高位地址线高位地址线与与片选端片选端关联（参与芯片译码）关联（参与芯片译码）n片选端常有效片选端常有效无无高位地址线高位地址线与与片选端片选端关联（不参与芯片译码）关联（不参与芯片译码）53地址扩充（字扩充）片选端片选端D7D0A19A10A9A0（2）A9A0D7D0-CE（1）A9A0D7D0-CE译码器00000000010000000000低位地址线低位地址线高位地址线高位地址线54片选端常有效A19A15 A14A0 全全0全全1D7D027256EPROMA14A0CE片选端常有效片选端常有效与与A19A15 无关无关55地址重复n1个个存储单元存储单元具有具有多
30、个多个存储地址存储地址的现象的现象n原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意n使使用用地地址址：出出现现地地址址重重复复时时，常常选选取取其其中中既既好好用用、又又不不冲冲突突的的一一个个“可可用用地地址址”n例如：例如：00000H07FFFHn选取的原则：高位地址全为选取的原则：高位地址全为0的地址的地址高位地址译码才更好高位地址译码才更好56 译码和译码器n译译码码：将将某某个个特特定定的的“编编码码输输入入”翻翻译译为为唯唯一一一一个个“有有效输出效输出”的过程的过程n译码器件：译码器件：n采用采用门电路组合逻辑门电路组合逻辑进行译码进行译码n采用采用集成集
31、成译码器译码器进行译码，常用的器件有：进行译码，常用的器件有：n2-4（4 选选 1）译码器）译码器74LS139n3-8（8 选选 1）译码器）译码器74LS138n4-16（16 选选 1）译码器）译码器74LS154n对芯片的寻址方法：对芯片的寻址方法：n全译码全译码 所有所有系统高位地址线参与对芯片的寻址系统高位地址线参与对芯片的寻址n部分译码部分译码部分部分系统高位地址线参与对芯片的寻址系统高位地址线参与对芯片的寻址n线选译码线选译码用用 1 根根系统的高位地址线选中芯片系统的高位地址线选中芯片n片选端常有效片选端常有效无无系统的高位地址线据参与对芯片的寻址系统的高位地址线据参与对芯
32、片的寻址57译码的概念N 位编码输入位编码输入2N 位译码输出位译码输出唯一有效的输出唯一有效的输出其余均无效其余均无效译译码码器器58 全译码n所所有有的的系系统统地地址址线线均均参参与与对对存存储储单单元元的的译译码码寻址寻址n包包括括低低位位地地址址线线对对芯芯片片内内各各存存储储单单元元的的译译码码寻寻址址（片片内内译译码码），高高位位地地址址线线对对存存储储芯芯片片的译码寻址（片选译码）的译码寻址（片选译码）n采采用用全全译译码码，每每个个存存储储单单元元的的地地址址都都是是唯唯一一的的，不存在地址重复，不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多
33、示例示例示例示例62全译码示例A19A18A17A15 A14A13A16CBAE3138 A12A0CEY6E2E1IO/-M2764请看地址分析请看地址分析631C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A13全译码示例地址分析64 部分译码n只只有有部部分分（高高位位）地地址址线线参参与与对对存存储芯片的译码储芯片的译码n每每个个存存储储单单元元将将对对应应多多个个地地址址（地地址重复），需要选取一个可用地址址重复），需要选取一个可用地址n可简化译码电路的设计可简化译码电路的设计n
34、但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费示例示例示例示例65部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3-E2-E1IO/-M-CE-CE-CE-CE-Y0-Y1-Y2-Y3请看地址分析请看地址分析66部分译码示例地址分析1234芯片芯片10101010A19 A1520000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH全全0全全1全全0全全1全全0全全1全全0全全1000001010011一个可用地址一个可用地址A11A0A14 A1267 线选译码n
35、只只用用少少数数几几根根高高位位地地址址线线进进行行芯芯片片的的译译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址重复必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元n多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用示例示例示例示例68线选译码示例A14A12A0A13(1)2764(2)2764 CECE请看地址分析请看地址分析69线选译码示例地址分析12芯芯片片A19 A1504000H05FFFH02000H03FFFH全全0全全1全全0全全
36、11 00 1一个可用地址一个可用地址A12A0A14 A13切记：切记：A14 A13“00”的情况不能出现，的情况不能出现，此时此时 00000H01FFFH 的地址将不能使用的地址将不能使用70片选端译码小结n存存储储芯芯片片的的片片选选控控制制端端可可以以被被看看作作是是一一根根最高位地址线最高位地址线n在在系系统统中中，主主要要与与地地址址发发生生联联系系：包包括括地地址址空空间间的的选选择择（接接系系统统的的IO/-M信信号号）和和高高位位地地址址的的译译码码选选择择（与与系系统统的的高高位位地地址址线相关联）线相关联）n对对一一些些存存储储芯芯片片通通过过片片选选无无效效可可关关
37、闭闭内内部部的输出驱动机制，起到降低功耗的作用的输出驱动机制，起到降低功耗的作用714.存储芯片的读写控制n芯片芯片-OE与系统的读命令线相连与系统的读命令线相连n当当芯芯片片被被选选中中、且且读读命命令令有有效效时时，存存储储芯片将开放并驱动数据到总线芯片将开放并驱动数据到总线n芯片芯片-WE与系统的写命令线相连与系统的写命令线相连n当当芯芯片片被被选选中中、且且写写命命令令有有效效时时，允允许许总线数据写入存储芯片总线数据写入存储芯片72综合举例一个综合性例子一个综合性例子(最大组态最大组态)-CS1 A12 -OE CS26264A11A0 -WE138CBA-Y0-Y1-Y2E3-E2
38、-E3+5VA17A16A11A0D7D0A12A15A14A13-MEMR-MEMW+5VCS2 -CS1 A12-OED7D0D7D06264A11A0 -WE-CE -OE 2732A11A0 D7D0-CE -OE 2732A11A0 D7D0请进行地址分析请进行地址分析73综合举例地址分析0 0 00 0 10 1 00 1 0A15 A1300000H01FFFH02000H03FFFH04000H04FFFH05000H05FFFH一个可用地址一个可用地址XX 00XX 00XX 00XX 00A19 A166264-16264-22732-12732-2芯片芯片全全0全全1全全
39、0全全1A12 A11 A0全全0全全1全全0全全1018选选1译码译码2选选1译码译码通过与门组合通过与门组合这这2个译码输出信号个译码输出信号745.4.2 存储芯片与CPU的配合n存存储储芯芯片片与与CPU总总线线的的连连接接，还还有有两两个很重要的问题：个很重要的问题：nCPU的总线负载能力的总线负载能力nCPU能能否否带带动动总总线线上上包包括括存存储储器器在在内内的的连接器件连接器件n存储芯片与存储芯片与CPU总线的时序配合总线的时序配合nCPU能否与存储器的存取速度相配合能否与存储器的存取速度相配合751.总线驱动nCPU的总线的总线驱动能力驱动能力有限有限n单单向向传传送送的的
40、地地址址和和控控制制总总线线，可可采采用用三三态态锁锁存存器器和和三三态态单单向向驱驱动动器器等等来加以锁存和驱动来加以锁存和驱动n双双向向传传送送的的数数据据总总线线，可可以以采采用用三三态双向驱动器来加以驱动态双向驱动器来加以驱动762.时序配合n分分析析存存储储器器的的存存取取速速度度是是否否满满足足CPU总线时序的要求总线时序的要求n如果不能满足：如果不能满足：n考虑更换芯片考虑更换芯片n在总线周期中申请插入等待周期在总线周期中申请插入等待周期TW切记：时序配合是连接中的难点切记：时序配合是连接中的难点77第5章教学要求1.了解各类半导体存储器的应用特点；了解各类半导体存储器的应用特点
41、；2.熟悉半导体存储器芯片的结构；熟悉半导体存储器芯片的结构；3.掌掌握握SRAM 2114、DRAM 4116、EPROM 2764、EEPROM 2817A的引脚功能；的引脚功能；4.理理解解SRAM读读写写原原理理、DRAM读读写写和和刷刷新新原原理、理、EPROM和和EEPROM工作方式工作方式5.掌掌握握存存储储芯芯片片与与CPU连连接接的的方方法法，特特别别是是片片选端的处理；选端的处理；6.了了解解存存储储芯芯片片与与CPU连连接接的的总总线线驱驱动动和和时时序序配合问题。配合问题。78第5章教学要求（续）习题习题5（P147）5.1 5.6 5.7 5.8 5.1079实验1 SRAM实验n先不用实验台，实现如下程序：先不用实验台，实现如下程序：n在数据段设置一个在数据段设置一个2KB的缓冲区的缓冲区n实现写入、读出和比较的功能实现写入、读出和比较的功能n用用9号号DOS功能调用显示信息功能调用显示信息n然然后后，将将上上述述程程序序的的数数据据区区改改为为实实验验台的地址，完成实验要求台的地址，完成实验要求80