《实验六 计数器及其应用.ppt》由会员分享，可在线阅读，更多相关《实验六 计数器及其应用.ppt（16页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、实验五实验五 计数器计数器*实验目的实验目的*实验原理实验原理*实验内容及步骤实验内容及步骤*实验仪器与器件实验仪器与器件*实验报告要求一、实验目的一、实验目的学习用集成触发器构成计数器的方法掌握中规模集成计数器的使用及功能测试方法运用集成计数器构成1/N分频器二、实验原理二、实验原理 计数是最基本的逻辑运算，计数器不仅用来计算输入脉冲的数目，而且还用作定时电路、分频电路和实现数字运算等，而且它是一种十分重要的时序电路。计数器的种类很多。按计数的数制，可分为二进制、十进制及任意进制。按工作方式可分为异步和同步计数器两种。按计数的顺序又可分为加法（正向）、减法（反向）和加减（可逆）计数器。计数器
2、通常从零开始计数，所以应该具有清零功能。有些集成计数器还有置数功能，可以从任意数开始计数。1.异步二进制加法计数器异步二进制加法计数器 用D触发器或JK触发器可以构成异步二进制加法计数器。下图是用四个D触发器构成的二进制加法计数器。其中每个D触发器作为二分频器。在RD作用下计数器清“0”。当第一个CP脉冲上升沿到来时，Q0由“0”变成“1”，当第二个CP脉冲到来后，Q0 由“1”变成“0”，这又使得Q1由0变成1，依次类推，实现二进制计数。时钟DCPRDQ/QQ0DCPRDQQ1/QD QQ2CPRD/QQ3D Q CPRD /Q 异步二进制加法计数器2.中规模十进制集成计数器中规模十进制集成
3、计数器74LS192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图所示。图中 置数端 加计数端 减计数端非同步进位输出端 非同步借位输出端 清除端、计数器输入端 、数据输出端 CC40192（同74LS192，二者可互换使用）的功能如表，说明如下：输输 入入输输 出出CRD3D2D1D0Q3Q2Q1Q01000000D D C C B B A A D D C C B B A A 011加加 计计 数数011减减 计计 数数 当清除端为高电平当清除端为高电平当清除端为高电平当清除端为高电平“1”1”时，计数器直接清零；置低电平则时，计数器直接清零；置低电
4、平则时，计数器直接清零；置低电平则时，计数器直接清零；置低电平则执行其它功能。执行其它功能。执行其它功能。执行其它功能。当为低电平，置数端也为低电平时，数据直接从置数端置当为低电平，置数端也为低电平时，数据直接从置数端置当为低电平，置数端也为低电平时，数据直接从置数端置当为低电平，置数端也为低电平时，数据直接从置数端置入计数器。入计数器。入计数器。入计数器。加法计数 输输入脉冲数入脉冲数0123456789输输出出Q30000000011Q20000111100Q10011001100Q00101010101 减计数 3 3计数器的级联使用计数器的级联使用计数器的级联使用计数器的级联使用 一个
5、十进制计数器只能表示一个十进制计数器只能表示0 09 9十个数，为了扩十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。大计数器范围，常用多个十进制计数器级联使用。下图是由下图是由CC40192CC40192利用进位输出利用进位输出COCO控制高一位的控制高一位的CPCPU U端构成的加数级联图。端构成的加数级联图。4 4实现任意进制计数实现任意进制计数实现任意进制计数实现任意进制计数 用复位法获得任意用复位法获得任意进制计数器进制计数器 假定已有假定已有N N进制计进制计数器，而需要得到一个数器，而需要得到一个MM进制计数器时，只要进制计数器时，只要MMN N，用复位法使计，用复位法
6、使计数器计数到数器计数到MM时置时置“0”0”，即获得，即获得MM进制进制计数器。如右图所示为计数器。如右图所示为一个由十进制计数器接一个由十进制计数器接成的成的6 6进制计数器。进制计数器。实验内容 1用74LS74构成4位二进制异步加法计数器。(1)按图3.7.1接线，RD D接至逻辑开关输出插口，将低位CP0 0 端接单次脉冲源，输出端Q3、Q2、Q1、Q0 接逻辑电平显示器，各SD D接高电平“1”。(2)清零后，逐个送入单次脉冲，观察并列表记录 Q3-Q0 状态。(3)将单次脉冲改为1Hz的连续脉冲，观察Q3-Q0的状态。(4)将1Hz的连续脉冲改为1KHz，用双踪示波器观察CP、Q
7、3、Q2、Q1、Q0 端波形，描绘之。(5)将图3.7.1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2)，3)，4)进行实验，观察并列表记录 Q3-Q0的状态。(5)将图3.7.1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2)，3)，4)进行实验，观察并列表记录 Q3-Q0的状态。2测试或同步十进制可逆计数器的逻辑功能(1)清除(2)置数(3)加计数(4)减计数3图3.7.3所示，用两片组成两位十进制加法计数器，输入1连续计数脉冲，进行由0099累加计数，记录之。4将两位十进制加法计数器改为两位十进制减法计数器，实现由9900递减
8、计数，记录之。5按图3.7.4电路进行实验，记录之。6按图3.7.5或图3.7.6进行实验，记录之。7设计一个数字钟移位60进制计数器并进行实验。注：下面的动画有问题，锁存器的输入端应接在计数器的输出端，且复位数字13的1应连接在192（2）的Q0 0，13的3应连接在192（1）的Q0 0Q1 1，以后有时间再修改，以后有时间再修改 四、实验仪器与器件四、实验仪器与器件数字电路实验箱数字电路实验箱 1 1个个双踪示波器双踪示波器 1 1台台共阴极数码显示管共阴极数码显示管 1 1个个集成电路：集成电路：74LS74 274LS74 2片片 74LS192 274LS192 2片片 数码管数码管 个个 CC4511 1CC4511 1片片 五、实验报告要求整理实验数据，画出要求的状态图。整理实验所得的8421码计数真值表，画出CP1、QA、QB、QC、QD各点对应波形。