《计数器及其应用.ppt》由会员分享，可在线阅读，更多相关《计数器及其应用.ppt（27页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 实验实验2.7 2.7 计数器计数器l预习要求l实验目的l实验器件 l实验原理l实验内容 l实验报告l思考题预习要求预习要求l1、复习有关计数器部分内容l2、绘出各实验内容的详细线路图l3、拟出各实验内容所需的测试记录表格l4、查手册，给出并熟悉实验所用各集成块的引脚排列图。实验目的实验目的 l1学习用集成触发器构成计数器的方法。l2熟悉中规模集成十进制计数器的逻辑功能及使用方法。l3了解集成译码器及显示器的应用。实验器件实验器件 lEEL-08组件或数字电路实验箱l示波器l双D触发器74LS74l同步十进制可逆计数器74LS192l2输入四与非门74LS00。实验原理实验原理l 计数器是一
2、种重要的时序逻辑电路，它不仅可以计数，而且可用作定时控制及进行数字运算等。l 1、按计数功能计数器可分:l 加法、减法和可逆计数器l 2、按计数体制可分为:l 二进制和任意进制计数器l 任意进制计数器中常用的是十进制计数器。l 3、根据计数脉冲引入的方式分为:l 同步和异步计数器1、用D触发器构成异步二进制加法计数器和减法计数器 l 下图是利用四只触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T触发器形式，再由低位触发器的Q端和高一位的CP端相连接，即构成异步计数方式。（74LS74）若把上图稍加改动，即将低位触发器的Q端和高一位的CP端相连接，即构成了减法计数器。图图
3、 二进制加法计数器的工作波形图二进制加法计数器的工作波形图表 加法计数器状态表 输入脉冲序号Q3Q2Q1Q00000010001200103001140100501016011070111输入脉冲序号Q3Q2Q1Q081000910011010101110111211001311011411101511112、中规模十进制计数器 中规模集成计数器品种多，功能完善，通常具有予置、保持、计数等多种功能。74LS192是同步十进制可逆计数器，具有双时钟输入，可以执行十进制加法和减法计数，并具有清除和置数等功能，其逻辑逻辑功能表如下图所示。CRLDCPUCPDDDDCDB DAQDQCQBQA输 入输
4、 出加计数减计数1111100000000 xxxxxxxxxxxxxxxxxccaa74LS192引脚图引脚图图2.7-23、计数器的级联使用 一个十进制计数器只能表示09十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。由74LS192利用进位输出控制高一位的CPU端构成的加数级联图如下：(CC40192）74LS192(1)74LS192(2)计数器的级联图计数器的级联图4、实现任意进制计数(1)用复位法获得任意进制计数器 假定已有N进制计数器，而需要得到一个M进制计数器时，只要MN，用复位
5、法使计数器计数到M时置“0”，即获得M进制计数器。如右图所示为一个由CC40192十进制计数器接成的6进制计数器。l74LS192六进制计数器六进制计数器复位法的基本思想复位法的基本思想l计数器的起始点总是从Q3 Q2 Q1 Q00000开始，当计数到设定值时，由状态端Q3 Q2 Q1 Q0产生相关信号给复位端，使Q3 Q2 Q1 Q0重新回到0000状态，然后再次计数。(2)利用预置功能获利用预置功能获M进制计数器进制计数器l 右图为用三个CC40192组成的421进制计数器。l 外加的由与非门构成的锁存器可以克服器件计数速度的离散性，保证在反馈置“0”信号作用下计数器可靠置“0”。4214
6、21进制计数器进制计数器74LS1923置数法的基本思想置数法的基本思想lD3D0值是计数的起点，当计数到设定值时，由状态端Q3 Q2 Q1 Q0产生相关信号给置数端，使Q3 Q2 Q1 Q0重新回到起始状态，然后再次计数。用“反馈置数”方式组成零为有效状态的任意进制递减计数器 l对十进制递减计数器而言，“0”状态之后，一定是状态“9”，我们可以利用QD和QA相“与非”后，完成任意进制置数。即利用“9”状态出现的瞬间之特征（QD=QA=1），借助置数控制端LOAD和置数输入端A，B，C，D，将“9”置换为任意进制数“N”。5、特殊、特殊12进制计数器进制计数器 74LS192 (1)74LS1
7、92 (2)6译码及显示 计数器输出端的状态反映了计数脉冲的多少，为了把计数器的输出显示为相应的数，需要接上译码器和显示器。计数器采用的码制不同，译码器电路也不同。二十进制译码器用于将二十进制代码译成十进制数字，去驱动十进制的数字显示器件，显示09十个数字，由于各种数字显示器件的工作方式不同，因而对译码器的要求也不一样。中规模集成七段译码器用于共阴极显示器，可以与磷砷化数码管或配套使用。可以把8421编码的十进制数译成七段输出a、b、c、d、e、f、g，用以驱动共阴极。七段共阴极显示器显示码BCD锁存、锁存、7段译码、驱动器段译码、驱动器 CD4511显示 译码 计数 CP Q1 Q2Q3 Q
8、4 LED七个字段显示示意图 实验内容实验内容 l1.用74LS74双D触发器构成四位二进制异步加法计数器。l2.测试十进制可逆计数器74LS192的逻辑功能。l3用两片74LS192组成两位十进制加法计数器。按图2.7-3连接实验电路。输入计数脉冲，进行由0099累加计数，记录之。l4将两位十进制加法计数器改接成两位十进制减法计数器。实现由9900递减计数，记录之。l5用74LS192及74LS00构成六进制加法计数器。按自拟电路连接实验电路。l6.设计一个数字钟60进制计数器,并进行实验.60进制计数器进制计数器实验用芯片实验用芯片l双D触发器74LS74，l片引脚图如右：l双JK触发器74LS192，l片脚图如右：7段译码器 CD4511，片引脚图如右：实验报告实验报告l1整理实验数据，并画出波形图。l2总结用中规模集成计数器构成任意进制计数器的方法。l3对实验中异常现象分析。思考题思考题l1画出用两片74S192构成两位十进制减法计数器电路图。l2画出用74LS192及74LS00构成六进制加法计数器电路图。