《DSP原理与应第二章.pptx》由会员分享，可在线阅读，更多相关《DSP原理与应第二章.pptx（104页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第2章章TMS320C54x的硬件结构的硬件结构内容提要内容提要内容提要内容提要 TMS320C54xTMS320C54x芯片是一种特殊结构的微处理器，芯片是一种特殊结构的微处理器，芯片是一种特殊结构的微处理器，芯片是一种特殊结构的微处理器，为了快速地实现数字信号处理运算，采用了流水线指为了快速地实现数字信号处理运算，采用了流水线指为了快速地实现数字信号处理运算，采用了流水线指为了快速地实现数字信号处理运算，采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内令执行结构和相应的并行处理结构，可在一个周期内令执行结构和相应的并行处理结构，可在一个周期内令执行结构和相应的并行处理结构，可
2、在一个周期内对数据进行高速的算术运算和逻辑运算。对数据进行高速的算术运算和逻辑运算。对数据进行高速的算术运算和逻辑运算。对数据进行高速的算术运算和逻辑运算。本章主要介绍本章主要介绍本章主要介绍本章主要介绍TMS320C54xTMS320C54x芯片的硬件结构，重芯片的硬件结构，重芯片的硬件结构，重芯片的硬件结构，重点对芯片的点对芯片的点对芯片的点对芯片的CPUCPU结构、内部存储器等进行了讨论。结构、内部存储器等进行了讨论。结构、内部存储器等进行了讨论。结构、内部存储器等进行了讨论。DSP原理与应第二章共104页，您现在浏览的是第1页!第第2章章TMS320C54x的硬件结构的硬件结构知识要点
3、知识要点知识要点知识要点 内外部总线结构内外部总线结构内外部总线结构内外部总线结构 CPUCPU结构结构结构结构 内部存储器结构内部存储器结构内部存储器结构内部存储器结构 DSP原理与应第二章共104页，您现在浏览的是第2页!第第2章章TMS320C54x的硬件结构的硬件结构2.1C54x的基本结构的基本结构2.2C54x的内部总线结构的内部总线结构2.3C54x的中央处理器的中央处理器2.4C54x的存储空间结构的存储空间结构DSP原理与应第二章共104页，您现在浏览的是第3页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS
4、320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 2.1 2.1 C54xC54x的基本结构的基本结构 1.1.C54xC54x的主要优点的主要优点 围绕围绕1 1组程序总线、组程序总线、3 3组数据总线和组数据总线和4 4组地址总组地址总线而建立的改进哈佛结构，提高了系统的多功能性和线而建立的改进哈佛结构，提高了系统的多功能性和操作的灵活性。操作的灵活性。具有高度并行性和专用硬件逻辑的具有高度并行性和专用硬件逻辑的CPUCPU设计，设计，提高了芯片的性能。提高了芯片的性能。具有完善的寻址方式和高度专业化指令系统具有完善的寻址方
5、式和高度专业化指令系统,更适应于快速算法的实现和高级语言编程的优化。更适应于快速算法的实现和高级语言编程的优化。DSP原理与应第二章共104页，您现在浏览的是第4页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 2.2.C54xC54x的内部结构的内部结构 TMS320C54x的组成的组成 中央处理器中央处理器中央处理器中央处理器CPUCPU I/OI/O功能扩展接口功能扩展接口功能扩展接口功能扩展接口 内部总线
6、控制内部总线控制内部总线控制内部总线控制 特殊功能寄存器特殊功能寄存器特殊功能寄存器特殊功能寄存器 数据存储器数据存储器数据存储器数据存储器RAMRAM 程序存储器程序存储器程序存储器程序存储器ROMROM 串行口串行口串行口串行口主机通信接口主机通信接口主机通信接口主机通信接口HPIHPI 定时系统定时系统定时系统定时系统 中断系统中断系统中断系统中断系统DSP原理与应第二章共104页，您现在浏览的是第5页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结
7、构的硬件结构的硬件结构的硬件结构的硬件结构 3.3.各部分的功能各部分的功能 中央处理器中央处理器CPU采用了流水线指令执行结构和相应的并行处理采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。和逻辑运算。内部总线结构内部总线结构 由一组程序总线、三组数据总线和四组地址总由一组程序总线、三组数据总线和四组地址总线组成，可在一个指令周期内产生两个数据存储地线组成，可在一个指令周期内产生两个数据存储地址，实现流水线并行数据处理。址，实现流水线并行数据处理。DSP原理与应第二章共104页，您现在浏览的是第6页!
8、第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 3.3.各部分的功能各部分的功能 程序存储器程序存储器ROM可由可由ROM和和RAM配置而成，即程序空间可以配置而成，即程序空间可以定义在定义在ROM上，也可以定义在上，也可以定义在RAM中。中。当需要高速运行的程序时，可将片外当需要高速运行的程序时，可将片外ROM中的中的程序调入到片内程序调入到片内RAM中，以提高程序的运行速度，中，以提高程序的运行速度，降低对外部
9、降低对外部ROM的速度要求，增强系统的整体抗干的速度要求，增强系统的整体抗干扰性能。扰性能。DSP原理与应第二章共104页，您现在浏览的是第7页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 3.3.各部分的功能各部分的功能 串行口串行口不同型号的不同型号的C54x芯片，所配置的串行口功能不芯片，所配置的串行口功能不同。可分为同。可分为4种：种：单通道同步串行口单通道同步串行口单通道同步串行口单通道同步串行口SP
10、SP 带缓冲器单通道同步串行口带缓冲器单通道同步串行口带缓冲器单通道同步串行口带缓冲器单通道同步串行口BSPBSP 并行带缓冲器多通道同步串行口并行带缓冲器多通道同步串行口并行带缓冲器多通道同步串行口并行带缓冲器多通道同步串行口McBSPMcBSP 时分多通道带缓冲器串行口时分多通道带缓冲器串行口时分多通道带缓冲器串行口时分多通道带缓冲器串行口TMDTMDDSP原理与应第二章共104页，您现在浏览的是第8页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构
11、的硬件结构的硬件结构的硬件结构的硬件结构 3.3.各部分的功能各部分的功能 定时器定时器定时器是一个软件可编程的计数器，用来产生定定时器是一个软件可编程的计数器，用来产生定时中断。时中断。可通过设置特定的状态来控制定时器的停止、恢可通过设置特定的状态来控制定时器的停止、恢复、复位和禁止。复、复位和禁止。DSP原理与应第二章共104页，您现在浏览的是第9页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 2.2 2.
12、2 C54xC54x的内部总线结构的内部总线结构TMS320C54x的结构是以的结构是以8 8组组1616位总线为核心，位总线为核心，形成了支持高速指令执行的硬件基础。形成了支持高速指令执行的硬件基础。总线结构总线结构 1 1组程序总线组程序总线PB3 3组数据总线组数据总线CB、DB、EB4 4组地址总线组地址总线PAB、CAB、DAB、EAB DSP原理与应第二章共104页，您现在浏览的是第10页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件
13、结构的硬件结构的硬件结构的硬件结构1程序总线程序总线PB 主主要要用用来来传传送送取取自自程程序序存存储储器器的的指指令令代代码码和和立立即即操作数。操作数。PB总总线线既既可可以以将将程程序序空空间间的的操操作作数数据据(如如系系数数表表)送送至至数数据据空空间间的的目目标标地地址址中中，以以实实现现数数据据移移动动，也也可可以以将将程程序序空空间间的的操操作作数数据据传传送送乘乘法法器器和和加加法法器器中中，以以便执行乘法便执行乘法-累加操作。累加操作。DSP原理与应第二章共104页，您现在浏览的是第11页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C
14、54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构4 4各总线连接设备各总线连接设备 PB:当当用用于于程程序序指指向向的的操操作作数数传传输输时时输输出出至至乘乘法法-累累加加器器当当进进行行程程序序命命令令读读取取时时传传输输至控制系统接口至控制系统接口PAB:与程序地址产生器相连，接收程序地址信息与程序地址产生器相连，接收程序地址信息CB:专专用用于于片片内内数数据据存存储储器器的的数数据据传传输输，把把数数据据输输出出至至乘乘法法-累累加加器器、算算术术逻逻辑辑运运算算单元以及桶型移位单元单
15、元以及桶型移位单元CAB:与数据地址产生器相连，接收数据地址信息与数据地址产生器相连，接收数据地址信息DB:除除与与CB传传输输相相同同内内容容外外，同同时时还还负负责责向向存存储储器器写写入入地地址址信信息息，而而外外接接存存储储器器的的数据信息也通过它进行读取。数据信息也通过它进行读取。DAB:当当参参与与片片内内数数据据传传输输时时，功功能能与与CAB一一致致；当当参参与与外外设设数数据据传传输输时时则则向向地地址址产生器输入读入信息的地址信息。产生器输入读入信息的地址信息。EB:负责向存储器和地址产生器写入信息包括程序指令和数据内容及地址负责向存储器和地址产生器写入信息包括程序指令和数
16、据内容及地址EAB:当当写写入入片片内内，则则接接受受数数据据地地址址产产生生器器的的信信息息，当当向向外外部部写写入入，则则向向地地址址产产生生器器输送写入的地址信息输送写入的地址信息DSP原理与应第二章共104页，您现在浏览的是第12页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 2.3 2.3 C54x的中央处理器的中央处理器CPUCPU是是DSP器件的核心部件，它的性能直接关系器件的核心部件，它的性能直
17、接关系到到DSP器件的性能。器件的性能。C54x的的CPU采用了流水线指令执行结构和相应采用了流水线指令执行结构和相应的并行结构设计，使其能在一个指令周期内，高速地的并行结构设计，使其能在一个指令周期内，高速地完成多项算术运算。完成多项算术运算。DSP原理与应第二章共104页，您现在浏览的是第13页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构CPU包括下列基本部件：包括下列基本部件：40 40位算位算术逻辑术逻
18、辑运算运算单单元元ALU；2 2个个4040位的累加器位的累加器A和和B；支持支持-16-163131位移位范位移位范围围的桶形移位寄存器；的桶形移位寄存器；能能完成乘法完成乘法-加法运算的乘法累加器加法运算的乘法累加器MAC；16 16位位暂暂存寄存器存寄存器T；1616位位转转移寄存器移寄存器TRN；比比较较、选择选择、存、存储单储单元元CSSU；指数指数译码译码器；器；CPU状状态态和控制寄存器。和控制寄存器。DSP原理与应第二章共104页，您现在浏览的是第14页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C5
19、4xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构ALU的功能框图的功能框图 MUXMUXA AB BALUALU符号符号符号符号ctrctr符号符号符号符号ctrctrMUXMUXMUXMUXCB15CB0CB15CB0DB15DB0DB15DB0MACMAC输出输出输出输出SXMSXMSXMSXMOVMOVMC16C16C CZA/ZBZA/ZBTCTCX XY YA AMMUUB BB BA AC CT TDDS SOVA/OVBOVA/OVB桶形移位桶形移位桶形移位桶形移位器输出器输出器输出器输出DSP原理与应第二章共104页，您现
20、在浏览的是第15页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构(3)ALU输输入数据的入数据的预处预处理理 当当16位位数数据据存存储储器器操操作作数数通通过过数数据据总总线线DB或或CB输入时，输入时，ALU将采用两种方式对操作数进行预处理。将采用两种方式对操作数进行预处理。若数据存若数据存储储器器的的1616位位操作数在低操作数在低1616位位时时，则则 当当SXM=0时时，高，高24位位(3916位位)用
21、用0填充；填充；当当SXM=1时时，高，高24位位(3916位位)扩扩展展为为符号符号位位。若数据存若数据存储储器器的的1616位位操作数在高操作数在高1616位位时时，则则 当当SXM=0时时，3932位和位和150位用位用0填充；填充；当当SXM=1时时，3932位位扩扩展展为为符号符号位位，150位位置置0。DSP原理与应第二章共104页，您现在浏览的是第16页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构
22、2溢出处理溢出处理 ALU的饱和逻辑可以对运算结果进行溢出处理。的饱和逻辑可以对运算结果进行溢出处理。当发生溢出时，将运算结果调整为最大正数（正向当发生溢出时，将运算结果调整为最大正数（正向溢出）或最小负数（负向溢出）。溢出）或最小负数（负向溢出）。当运算结果发生溢出时：当运算结果发生溢出时：当运算结果发生溢出时：当运算结果发生溢出时：若若OVM=0，则则对对ALU的的运运算算结结果果不不作作任任何何调整，直接送入累加器；调整，直接送入累加器；DSP原理与应第二章共104页，您现在浏览的是第17页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS3
23、20C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构3进位位进位位C ALU有一个与运算结果有关的进位位有一个与运算结果有关的进位位C，位于，位于ST0的的11位。进位位位。进位位C受大多数受大多数ALU操作指令的影响，操作指令的影响，包括算术操作、循环操作和移位操作。包括算术操作、循环操作和移位操作。进位位进位位C的功能：的功能：用来指明是否有进位发生；用来指明是否有进位发生；用来支持扩展精度的算术运算；用来支持扩展精度的算术运算；可作为分支、调用、返回和条件操作的执行可作为分支、调用、返回和条件操作的执行 条件
24、条件。DSP原理与应第二章共104页，您现在浏览的是第18页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构4双双16位算术运算位算术运算 若要将若要将ST1中的中的C16置位，则置位，则ALU进行双进行双16位算位算术运算，即在一个机器周期内完成两个术运算，即在一个机器周期内完成两个16位数的算术位数的算术运算，进行两次运算，进行两次16位加法或两次位加法或两次16位减法运算。位减法运算。5其他控制位其他控制位
25、除除 SXM、OVM、C、C16、OVA、OVB外外，ALU还有两个控制位。还有两个控制位。TC测试测试/控制控制标标志，位于志，位于ST0的的12位；位；ZA/ZB累加器结果为累加器结果为0 0标志位。标志位。DSP原理与应第二章共104页，您现在浏览的是第19页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构1.1.累加器结构累加器结构39 3231 1615 0累加器累加器AAGAHAL保护位保护位39 32
26、高阶位高阶位31 16低阶位低阶位15 0累加器累加器BBGBHBL保护位保护位高阶位高阶位低阶位低阶位BGBGAGAG保保护护位位：AG、BG3932，作作为为算算术术计计算算时时的的数数据据位位余余量量，以防止迭代运算中的溢出以防止迭代运算中的溢出。BGBGAGAGBHBHAHAH高阶位：高阶位：AH、BH3116；BHBHAHAHBLBLALAL低阶位：低阶位：AL、BL150。BLBLALALDSP原理与应第二章共104页，您现在浏览的是第20页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320
27、C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 使用使用STLSTL指令指令存储累加器内容存储累加器内容先先将累加器内容移位，再将低将累加器内容移位，再将低16位存入存储器。位存入存储器。右移存储，右移存储，AH(BH)右移右移AL(BL)，AL(BL)存入存储器；存入存储器；左移存储，用左移存储，用0 0左左移移AL(BL)，AL(BL)存入存储器。存入存储器。注意：注意：注意：注意：移位操作是在存储累加器内容的过程中移位操作是在存储累加器内容的过程中移位操作是在存储累加器内容的过程中移位操作是在存储累加器内容的过程中 同时完成的；同时完成的；同时完
28、成的；同时完成的；移位操作是在移位寄存器中完成的，累移位操作是在移位寄存器中完成的，累移位操作是在移位寄存器中完成的，累移位操作是在移位寄存器中完成的，累 加器的内容保持不变。加器的内容保持不变。加器的内容保持不变。加器的内容保持不变。DSP原理与应第二章共104页，您现在浏览的是第21页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 1.1.组成框图组成框图MUXMUX符号控制符号控制符号控制符号控制SCSC移
29、位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)写选择写选择写选择写选择MSW/LSWMSW/LSWDB15DB0DB15DB0CB15CB0CB15CB0EB15EB0EB15EB0测试位测试位测试位测试位TcTcALUALUCSSUCSSUSXMSXMA AB BT TASM(40)ASM(40)指令寄存器指令寄存器指令寄存器指令寄存器立即数立即数立即数立即数-1615-1615015015 多路选择器多路选择器多路选择器多路选择器MUXMUXMUXMUXMUXMUXMUXMUXMUXMUX 符号控制符号控制符号控制符号控制SCSCSCSC符号控制符号控制符号控制符号控制
30、SCSC符号控制符号控制符号控制符号控制SCSC 移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)写选择电路写选择电路写选择电路写选择电路 写选择写选择写选择写选择MSW/LSWMSW/LSW写选择写选择写选择写选择MSW/LSWMSW/LSW写选择写选择写选择写选择MSW/LSWMSW/LSW 多路选择器多路选择器MUXMUX用来选
31、择输入数据。用来选择输入数据。用于对输入数据进用于对输入数据进行符号位扩展。行符号位扩展。移位寄存器移位寄存器 用来对输入的数据用来对输入的数据进行定标和移位。进行定标和移位。写选择电路写选择电路 用来选择最高有效用来选择最高有效字和最低有效字。字和最低有效字。DSP原理与应第二章共104页，您现在浏览的是第22页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构4 4桶形移位寄存器的功能桶形移位寄存器的功能 主要主
32、要用于格式化操作，为输入的数据定标用于格式化操作，为输入的数据定标。在在ALU运算之前，对输入数据进行数据定标；运算之前，对输入数据进行数据定标；对累加器进行算术或逻辑移位；对累加器进行算术或逻辑移位；对累加器进行归一化处理；对累加器进行归一化处理；在累加器的内容存入数据存储器之前，对存储数在累加器的内容存入数据存储器之前，对存储数据进行定标。据进行定标。DSP原理与应第二章共104页，您现在浏览的是第23页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结
33、构的硬件结构的硬件结构的硬件结构的硬件结构(2)(2)控制操作数的移位控制操作数的移位 根根据据指指令令中中的的移移位位数数，控控制制操操作作数数进进行行移移位位操操作作。移移位位数数用用二二进进制制补补码码表表示示，正正值值时时完完成成左左移移，负值时完成右移。负值时完成右移。移位数的形式：移位数的形式：5 5位位立即数，取立即数，取值值范范围围：-16161515；ST1中的中的ASM位，取位，取值值范范围围：-16161515；暂存器暂存器T中的低中的低6 6位数值，取值范围：位数值，取值范围：-16-163131。这这种种移移位位操操作作能能使使CPUCPU完完成成数数据据的的定定标标
34、、位位提提取取、扩展算术和溢出保护等操作。扩展算术和溢出保护等操作。DSP原理与应第二章共104页，您现在浏览的是第24页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构2.3.4 2.3.4 2.3.4 2.3.4 乘法乘法乘法乘法-累加单元累加单元累加单元累加单元MACMACMACMAC C54xC54x的的乘乘法法-累累加加单单元元MACMAC是是由由乘乘法法器器、加加法法器器、符符号号控控制制、小小数数控控
35、制制、零零检检测测器器、舍舍入入器器、饱饱和和逻逻辑辑和暂存器几部分组成。和暂存器几部分组成。MACMAC单单元元具具有有强强大大的的乘乘法法-累累加加运运算算功功能能，可可在在一一个个流流水水线线周周期期内内完完成成1 1次次乘乘法法运运算算和和1 1次次加加法法运运算算。在在数数字字滤滤波波（FIRFIR和和IIRIIR滤滤波波）以以及及自自相相关关等等运运算算中中，使使用乘法用乘法-累加运算指令可以大大提高系统的运算速度。累加运算指令可以大大提高系统的运算速度。DSP原理与应第二章共104页，您现在浏览的是第25页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTM
36、S320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构1.1.乘法器乘法器 MAC单单元元包包含含一一个个17 17位位硬硬件件乘乘法法器器，可可完完成成有有符符号数和无符号数的乘法运算。号数和无符号数的乘法运算。（1）乘法器的输入）乘法器的输入 XM输入：输入：YM输入：输入：取自数据总线取自数据总线DB的数据存储器操作数；的数据存储器操作数；来自暂存器来自暂存器T的操作数；的操作数；来自累加器来自累加器A的的3216位操作数位操作数。来自数据总线来自数据总线DB的数据存储器操作数；的数据存
37、储器操作数；来自数据总线来自数据总线CB的数据存储器操作数；的数据存储器操作数；来自程序总线来自程序总线PB的程序存储器操作数；的程序存储器操作数；来自累加器来自累加器A的的3216位操作数。位操作数。DSP原理与应第二章共104页，您现在浏览的是第26页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构根据操作数的不同情况需根据操作数的不同情况需根据操作数的不同情况需根据操作数的不同情况需进行以下处理：进行以下处理
38、：进行以下处理：进行以下处理：若若是是两两个个有有符符号号数数相相乘乘，则则在在进进行行乘乘法法运运算算之之前前，先先对对两两个个1616位位乘乘数数进进行行符符号号位位扩扩展展，形形成成1717位位有有符符号号数数后后再再进进行行相乘。相乘。扩扩展展的的方方法法：在在每每个个乘乘数数的的最最高高位位前前增增加加一一个个符符号号位位，其其值由乘数的最高位决定，即值由乘数的最高位决定，即正数为正数为0 0，负数为，负数为1 1。DSP原理与应第二章共104页，您现在浏览的是第27页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS
39、320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 由由于于乘乘法法器器在在进进行行两两个个1616位位二二进进制制补补码码相相乘乘时时会会产产生生两两个个符符号号位位，为为提提高高运运算算精精度度，在在状状态态寄寄存存器器ST1中设置了小数方式控制位中设置了小数方式控制位FRCT。当当FRCT=1时时，乘乘法法结结果果左左移移一一位位，消消去去多多余余的的符号位，相应的定标值加符号位，相应的定标值加1 1。DSP原理与应第二章共104页，您现在浏览的是第28页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54x
40、TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构（1）加法器的输入）加法器的输入 XA输入：来自乘法器的输出。输入：来自乘法器的输出。YA输入：输入：来自累加器来自累加器A的操作数；的操作数；来自累加器来自累加器B的操作数。的操作数。（2）加法器的输出）加法器的输出 输输出出经经零零检检测测器器、舍舍入入器器和和溢溢出出/饱饱和和逻逻辑辑电电路路后后，将将产产生生的的状状态态标标志志送送入入状状态态寄寄存存器器，并并将将运运算算结果送入累加器结果送入累加器A或或B。DSP原理与应第二
41、章共104页，您现在浏览的是第29页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构比较电路比较电路比较电路比较电路COMPCOMP状态转移寄存器状态转移寄存器状态转移寄存器状态转移寄存器TRNTRN 状态比较寄存器状态比较寄存器状态比较寄存器状态比较寄存器TCTC MUXMUXCOMPCOMPTRNTRNTCTCCCSUCCSUA AB BMSW/LSWMSW/LSW选择选择选择选择EB15EB0EB15EB0来
42、自桶形移位器来自桶形移位器来自桶形移位器来自桶形移位器多路选择器多路选择器多路选择器多路选择器MUXMUXMUXMUXMUXMUXCOMPCOMPCOMPCOMPTRNTRNTRNTRNTCTCTCTCDSP原理与应第二章共104页，您现在浏览的是第30页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构2.3.6 2.3.6 2.3.6 2.3.6 指数编码器指数编码器指数编码器指数编码器EXPEXP 指指数数编编
43、码码器器是是一一个个用用于于支支持持指指数数运运算算指指令令的的专专用用硬硬件件，可可以以在在单单周周期期内内执执行行EXP指指令令，求求累累加加器器中中数数的指数值。的指数值。累加器累加器累加器累加器A A 累加器累加器累加器累加器B B T T寄存器寄存器寄存器寄存器 指数值指数值指数值指数值=冗余符号位冗余符号位冗余符号位冗余符号位-8 8 DSP原理与应第二章共104页，您现在浏览的是第31页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件
44、结构的硬件结构的硬件结构的硬件结构 由由于于这这些些寄寄存存器器都都是是存存储储器器映映像像寄寄存存器器，因因此此可可以很方便地对它们进行如下数据操作：以很方便地对它们进行如下数据操作：将它们快速地存放到数据存储器；将它们快速地存放到数据存储器；将它们快速地存放到数据存储器；将它们快速地存放到数据存储器；由数据存储器对它们进行加载；由数据存储器对它们进行加载；由数据存储器对它们进行加载；由数据存储器对它们进行加载；用子程序或中断服务程序保存和恢复用子程序或中断服务程序保存和恢复用子程序或中断服务程序保存和恢复用子程序或中断服务程序保存和恢复处理器的状态。处理器的状态。处理器的状态。处理器的状态
45、。DSP原理与应第二章共104页，您现在浏览的是第32页!第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构2状状态态寄存器寄存器1(ST1)1514131211109876540BRAF CPLXFHMINTM0OVM SXM C16 FRCT CMPTASMBRAFCPLXFHMINTM0OVM SXM C16 FRCT CMPT ASMBRAFBRAF：块重复操作标志位。块重复操作标志位。块重复操作标志位。块重复
46、操作标志位。用来指示当前是否在执行块重复操作。用来指示当前是否在执行块重复操作。用来指示当前是否在执行块重复操作。用来指示当前是否在执行块重复操作。BRAF=0BRAF=0 表示当前不进行重复块操作；表示当前不进行重复块操作；表示当前不进行重复块操作；表示当前不进行重复块操作；BRAF=1BRAF=1 表示当前正在进行块重复操作。表示当前正在进行块重复操作。表示当前正在进行块重复操作。表示当前正在进行块重复操作。CPLCPL：直接寻址编辑方式标志位；直接寻址编辑方式标志位；直接寻址编辑方式标志位；直接寻址编辑方式标志位；用来指示直接寻址选用何种指针。用来指示直接寻址选用何种指针。用来指示直接寻
47、址选用何种指针。用来指示直接寻址选用何种指针。CPL=0CPL=0 选用数据页指针选用数据页指针选用数据页指针选用数据页指针DPDP的直接寻址；的直接寻址；的直接寻址；的直接寻址；CPL=1CPL=1 选用堆栈指针选用堆栈指针选用堆栈指针选用堆栈指针SPSP的直接寻址。的直接寻址。的直接寻址。的直接寻址。XFXF：外部外部外部外部XFXF引脚状态控制位。引脚状态控制位。引脚状态控制位。引脚状态控制位。用来控制用来控制用来控制用来控制XFXF通用外部输出引脚的状态。通用外部输出引脚的状态。通用外部输出引脚的状态。通用外部输出引脚的状态。执行执行执行执行SSBXSSBX XF=1XF=1 XFXF
48、通用输出引脚为通用输出引脚为通用输出引脚为通用输出引脚为1 1 1 1；执行执行执行执行RSBXRSBX XF=0XF=0 XFXF通用输出引脚为通用输出引脚为通用输出引脚为通用输出引脚为0 0 0 0。HMHM：保持方式位；响应保持方式位；响应保持方式位；响应保持方式位；响应HOLDHOLD信号时，指示信号时，指示信号时，指示信号时，指示 CPUCPU是否继续执行内部操作。是否继续执行内部操作。是否继续执行内部操作。是否继续执行内部操作。HM=0HM=0 CPUCPU从内部程序存储器取指，从内部程序存储器取指，从内部程序存储器取指，从内部程序存储器取指，继续执行内部操作。继续执行内部操作。继
49、续执行内部操作。继续执行内部操作。HM=1HM=1 CPUCPU停止内部操作。停止内部操作。停止内部操作。停止内部操作。INTMINTM：中断方式控制位；中断方式控制位；中断方式控制位；中断方式控制位；用于屏蔽或开放所有可屏蔽中断。用于屏蔽或开放所有可屏蔽中断。用于屏蔽或开放所有可屏蔽中断。用于屏蔽或开放所有可屏蔽中断。INTN=0INTN=0 开放全部可屏蔽中断；开放全部可屏蔽中断；开放全部可屏蔽中断；开放全部可屏蔽中断；INTN=1INTN=1 禁止所有可屏蔽中断。禁止所有可屏蔽中断。禁止所有可屏蔽中断。禁止所有可屏蔽中断。0 0：保留位，未被使用，总是读为保留位，未被使用，总是读为保留位
50、，未被使用，总是读为保留位，未被使用，总是读为0 0。OVMOVM：溢出方式控制位；溢出方式控制位；溢出方式控制位；溢出方式控制位；用来确定累加器溢出时，对累加器的加载方式。用来确定累加器溢出时，对累加器的加载方式。用来确定累加器溢出时，对累加器的加载方式。用来确定累加器溢出时，对累加器的加载方式。OVM=0OVM=0 将运算的溢出结果直接加载到累加器中；将运算的溢出结果直接加载到累加器中；将运算的溢出结果直接加载到累加器中；将运算的溢出结果直接加载到累加器中；OVM=1OVM=1 当正溢出时，将当正溢出时，将当正溢出时，将当正溢出时，将007007FFFFFFFHFFFFFFFH加载累加器；