《第6章-可编程逻辑器件课件.ppt》由会员分享，可在线阅读，更多相关《第6章-可编程逻辑器件课件.ppt（52页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第6章章可编程逻辑器件可编程逻辑器件PLD:Programmable Logic Device1 PLDPLD是是厂厂家家作作为为一一种种通通用用型型器器件件生生产产的的半半定定制制电电路路，用用户户可可以以利利用用软软、硬硬件件开开发发工工具具对对器器件件进进行行设设计和编程，使之实现所需要的逻辑功能。计和编程，使之实现所需要的逻辑功能。6.1 PLD概述概述nPLD内部包含有内部包含有丰富的逻辑部件丰富的逻辑部件（如各种门电路、开关、（如各种门电路、开关、触发器等）和连线，各逻辑部件相互不连接或局部连接。触发器等）和连线，各逻辑部件相互不连接或局部连接。n用户可通过配置器件内部逻辑部件的
2、互连关系、分配用户可通过配置器件内部逻辑部件的互连关系、分配PLD管脚的用途，即所谓的管脚的用途，即所谓的编程编程，实现多种逻辑功能。，实现多种逻辑功能。n同一种同一种PLD器件，其内部逻辑部件的互连关系不同、引脚器件，其内部逻辑部件的互连关系不同、引脚的分配方案不同，实现的逻辑功能也不同，给使用者带来的分配方案不同，实现的逻辑功能也不同，给使用者带来了极大的方便了极大的方便 2开发过程开发过程 Design EntryCompile SimulationProgramming(Download)PLD的开发流程示意图的开发流程示意图 3三、多路选择器三、多路选择器 6.1.1 PLD的表示方
3、法的表示方法 一、输入缓冲电路一、输入缓冲电路 二、门电路及导线连接表示二、门电路及导线连接表示 6.1 PLD概述概述41AAA连接方式表示连接方式表示PLD输入缓冲电路输入缓冲电路 5PLD中的与门、或门表示中的与门、或门表示6PLD中的中的多路选择器多路选择器00011011ABCDC0FC176.1.2 可编程功能的实现可编程功能的实现6.1 PLD概述概述86.1.3 PLD的制造工艺的制造工艺6.1 PLD概述概述基于基于FLASH技术的技术的PLD紫外线可擦除的紫外线可擦除的PLD电可擦除的电可擦除的PLD基于基于SRAM技术的技术的PLD基于熔丝基于熔丝/反熔丝基数的反熔丝基数
4、的PLD基于掩模技术的基于掩模技术的PLD96.1.4 PLD的分类的分类6.1 PLD概述概述一、一、PLD的集成度分类的集成度分类 可编程逻辑器件可编程逻辑器件PLD低低密度可编程逻密度可编程逻辑器件辑器件LDPLD高高密度可编程逻密度可编程逻辑器件辑器件HDPLDPROM PLAPALGALCPLDFPGA101.1.低密度可编程逻辑器件低密度可编程逻辑器件(LDPLD:(LDPLD:Low-Density Low-Density PLDPLD)(1)PROM(Programmable ROM)与阵列固定，或阵列可编程。与阵列固定，或阵列可编程。(2)PLA(Programmable L
5、ogic Array)与阵列、或阵列都可编程。与阵列、或阵列都可编程。(3)PAL(Programmable Array Logic)与阵列可编程，或阵列固定。与阵列可编程，或阵列固定。(4)GAL(Generic Array Logic)大部分与阵列可编程，或阵列固定。大部分与阵列可编程，或阵列固定。11LDPLD的分类与结构的分类与结构名称名称与与阵阵列列或或阵阵列列输输出部分出部分PROM固定固定可可编编程程固定固定PLA可可编编程程可可编编程程固定固定PAL可可编编程程固定固定固定固定GAL可可编编程程固定固定可配置可配置122.2.高密度可编程逻辑器件高密度可编程逻辑器件(HDPLD
6、:(HDPLD:High-Density PLDHigh-Density PLD)(1)CPLD(Complex PLD)20世纪世纪 80年代中。年代中。20世纪世纪 80年代中。年代中。(2)FPGA(Field Programmable Gate Array)136.1.4 PLD的分类的分类6.1 PLD概述概述一、一、PLD的集成度分类的集成度分类 二、二、PLD的制造工艺分类的制造工艺分类 三、三、按编程方法按编程方法分类分类 14PLDPLD的基本结构的基本结构 一、一、PLDPLD实现各种逻辑功能的依据实现各种逻辑功能的依据 二、传统二、传统PLDPLD的总体结构的总体结构 图
7、图 传统传统PLD的总体结构的总体结构 输出输出电路电路输入输入电路电路与与阵列阵列或或阵列阵列外部外部数据数据输入输入数据数据输出输出输入项输入项乘积项乘积项和项和项反馈反馈6.1 PLD概述概述15一、基本结构一、基本结构：地址译码器、存储单元地址译码器、存储单元矩阵矩阵、输出电路、输出电路 存存1，字线，字线W和位线和位线b间接二极管；间接二极管；存存0，字线，字线W和位线和位线b间不接二极管。间不接二极管。二、工作原理二、工作原理 6.2 可编程只读存储器（可编程只读存储器（PROM）6.2.1 PROM的结构和功能的结构和功能16逻辑关系：逻辑关系：译码器部分的输出变量和输入变量（包
8、括原译码器部分的输出变量和输入变量（包括原 变量和反变量）构成变量和反变量）构成“与与”的关系。的关系。存储矩阵和输出电路部分的输出变量和存储存储矩阵和输出电路部分的输出变量和存储 矩阵的输入变量构成矩阵的输入变量构成“或或”的关系。的关系。译码器部分的输出变量和输入变量（包括原译码器部分的输出变量和输入变量（包括原 变量和反变量）构成变量和反变量）构成“与与”的关系。的关系。二、工作原理二、工作原理 6.2 可编程只读存储器（可编程只读存储器（PROM）6.2.1 PROM的结构和功能的结构和功能172.实现组合逻辑函数实现组合逻辑函数 例例9.1.1 试用试用ROM实现如下组合逻辑函数。实
9、现如下组合逻辑函数。首先应将以上两个逻辑函数化成由最小项首先应将以上两个逻辑函数化成由最小项组成的标准组成的标准“与与-或或”式式,即即解解:6.2 可编程只读存储器（可编程只读存储器（PROM）6.2.2 ROM的应用的应用182.实现组合逻辑函数实现组合逻辑函数 例例9.1.1 试用试用ROM实现如下组合逻辑函数。实现如下组合逻辑函数。解解:6.2 可编程只读存储器（可编程只读存储器（PROM）6.2.2 ROM的应用的应用采用有采用有3位地址码、位地址码、2位数据输出的位数据输出的8字节字节2位位ROM。将。将A、B、C3个变量分别接至地址个变量分别接至地址输入端输入端A2A1A0。按逻
10、辑函数要求存入相应数。按逻辑函数要求存入相应数据据,即可在数据输出端即可在数据输出端D0、D1得到得到F1和和F2,其其19ROM 阵列如图所示阵列如图所示111(D1)(D0)F2F1ABC20图图6.3.1&16.3 可编程逻辑阵列（可编程逻辑阵列（PLA）6.3.1 PLA的结构与应用的结构与应用与与阵阵列列可可编编程程与与阵阵列列可可编编程程21PLA应用举例应用举例 例例 用用PLA器件实现函数器件实现函数 解解：用：用PLA器件实现，需器件实现，需3个输入端，个输入端，2个输出端。个输出端。用卡诺图法化简，得出用卡诺图法化简，得出F1、F2的最简与或式：的最简与或式：相应的实现电路
11、如图所示。相应的实现电路如图所示。22图图 用用PLA实现组合函数的设计实现组合函数的设计&123除了具有与阵列和或阵列以外，还有输出和除了具有与阵列和或阵列以外，还有输出和反馈电路：反馈电路：n专用输出结构专用输出结构n可编程输入可编程输入/输出结构输出结构n寄存器输出结构寄存器输出结构n异或输出结构异或输出结构6.3 可编程逻辑阵列（可编程逻辑阵列（PLA）6.3.2 PAL的结构与应用的结构与应用24例例1：用：用PAL设计一个带使能端（低电平有效）设计一个带使能端（低电平有效）的的2/4线译码器，输出低电平有效。线译码器，输出低电平有效。解：使能输入：解：使能输入：EN；译码地址输入：
12、译码地址输入：A1和和A0；输出为：输出为：Y0,Y1,Y2,Y3。由真值表可知：由真值表可知：Y0=A1 A0,Y1=A1A0,Y2=A1 A0,Y3=A1A0,最好选用低电平输出有效的专用输出结构或可编程最好选用低电平输出有效的专用输出结构或可编程I/O型型PAL。由要求有使能输出，应选用带有三态输出的。由要求有使能输出，应选用带有三态输出的PAL器件。选用器件。选用PAL16L8器件实现的简化示意如图：器件实现的简化示意如图：25 11 EN 1 1 EN 1 1 EN 1 1 EN 1 1 1ENA0A1Y0Y1Y2Y3例例1实现电路图实现电路图26PALPAL的优点：的优点：提提高高
13、了了功功能能密密度度，节节省省了了空空间间。通通常常一一片片PALPAL可可以以代代替替4 41212片片SSISSI或或2 24 4片片MSIMSI。同同时时，虽虽然然PALPAL只只有有2020多多种种型型号号，但但可可以以代代替替9090的的通通用用器器件件，因因而进行系统设计时，可以大大减少器件的种类。而进行系统设计时，可以大大减少器件的种类。提提高高了了设设计计的的灵灵活活性性，且且编编程程和和使使用用都都比比较较方便。方便。有有上上电电复复位位功功能能和和加加密密功功能能，可可以以防防止止非非法法复制。复制。27n2020世纪世纪8080年代初，美国年代初，美国LatticeLat
14、tice半导体公司研制。半导体公司研制。nGALGAL的结构特点：输出端有一个组态可编程的输出的结构特点：输出端有一个组态可编程的输出逻辑宏单元逻辑宏单元OLMCOLMC，通过编程可以将，通过编程可以将GALGAL设置成不同设置成不同的输出方式。这样，具有相同输入单元的的输出方式。这样，具有相同输入单元的GALGAL可以可以实现实现PALPAL器件所有的输出电路工作模式，故而称之器件所有的输出电路工作模式，故而称之为通用可编程逻辑器件。为通用可编程逻辑器件。nGALGAL与与PALPAL的区别：的区别：PALPAL是是PROMPROM熔丝工艺，为一次熔丝工艺，为一次编程器件，而编程器件，而GA
15、LGAL是是E E2 2 PROM PROM工艺，可重复编程；工艺，可重复编程；PAL的输出是固定的，而的输出是固定的，而GAL用一个可编程的输出用一个可编程的输出逻辑宏单元（逻辑宏单元（OLMC）做为输出电路。）做为输出电路。GAL比比PAL更灵活，功能更强，应用更方便，几乎能替代所有更灵活，功能更强，应用更方便，几乎能替代所有的的PAL器件。器件。6.4 通用阵列逻辑（通用阵列逻辑（GAL）286.4 通用阵列逻辑（通用阵列逻辑（GAL）GAL是是低低密密度度PLD，因因此此，它它的的结结构构和和前前述述的的低低密密度度PLD类类似似。如如GAL16V8，GAL20V8等等。但但是是GAL
16、的的输输出出电电路路更更为为复复杂杂，灵灵活活性性大大，不不需需要要用用户户来选择芯片。来选择芯片。29一、一、GAL16V8总体结构总体结构8个输入缓冲器（引脚个输入缓冲器（引脚29）；8个输出缓冲个输出缓冲反相反相器（引脚器（引脚1219）；8个个输输出出反反馈馈/输输入入缓缓冲冲器器（既既可可做做输输入入也也可可做做输出），因此为输出），因此为16V8；1个时钟输入缓冲器；个时钟输入缓冲器；1个选通信号输入个选通信号输入反相反相器；器；20个引脚的器件；个引脚的器件；30 基本包含三种结构：基本包含三种结构：CPLDCPLD是阵列型高密度可编程控制器，其基本结构是阵列型高密度可编程控制器
17、，其基本结构形式和形式和PALPAL、GALGAL相似，都由可编程的与阵列、固定的相似，都由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成规模都比或阵列和逻辑宏单元组成，但集成规模都比PALPAL和和GALGAL大得多。大得多。逻辑阵列块（逻辑阵列块（LABLAB）可编程可编程I/OI/O单元单元可编程连线阵列（可编程连线阵列（PIAPIA）6.5 复杂可编程逻辑器件复杂可编程逻辑器件（CPLD）31CPLD的结构图32 逻辑阵列块（逻辑阵列块（LABLAB）一个一个LABLAB由十多个宏单元的阵列组成。由十多个宏单元的阵列组成。每个宏单元由三个功能块组成：每个宏单元由三个功能块组成：逻
18、辑阵列逻辑阵列 乘积项选择矩阵乘积项选择矩阵 可编程寄存器可编程寄存器 它它们们可可以以被被单单独独的的配配置置为为时时序序逻逻辑辑或或组组合合逻逻辑辑工工作方式。作方式。如如果果每每个个宏宏单单元元中中的的乘乘积积项项不不够够用用时时，还还可可以以利利用其结构中的共享和并联扩展乘积项。用其结构中的共享和并联扩展乘积项。33 可编程可编程I/OI/O单元单元 I/OI/O端端常常作作为为一一个个独独立立单单元元处处理理。通通过过对对I/OI/O端端口口编编程程，可可以以使使每每个个引引脚脚单单独独的的配配置置为为输输入入输输出出和和双双向向工作、寄存器输入等各种不同的工作方式。工作、寄存器输入
19、等各种不同的工作方式。可编程连线阵列可编程连线阵列 在在各各LABLAB之之间间以以及及各各LABLAB和和I/OI/O单单元元之之间间提提供供互互连连网网络络。这这种种互互连连机机制制有有很很大大的的灵灵活活性性，它它允允许许在在不不影影响引脚分配的情况下改变内部的设计。响引脚分配的情况下改变内部的设计。34 作业作业35PALPAL的输出结构的输出结构 专专用用输输出出结结构构。输输出出端端只只能能输输出出信信号号，不不能能兼兼作作输输入入。只只能能实实现现组组合合逻逻辑辑函函数数。目目前前常常用用的的产产品有品有PAL10H8PAL10H8、PAL10L8PAL10L8等。等。36 可可
20、编编程程I/OI/O结结构构。输输出出端端有有一一个个三三态态缓缓冲冲器器，三态门受一个乘积项的控制。三态门受一个乘积项的控制。当当三三态态门门禁禁止止，输输出出呈呈高高阻阻状状态态时时，I/OI/O引引脚脚作作输入用；输入用；当三态门被选通时，当三态门被选通时，I/OI/O引脚作输出用。引脚作输出用。37 寄寄存存器器输输出出结结构构。输输出出端端有有一一个个D D触触发发器器，在在使使能能端端的的作作用用下下，触触发发器器的的输输出出信信号号经经三三态态门门缓缓冲冲输输出出。能能记记忆忆原原来来的的状状态态，从从而而实实现现时时序序逻逻辑辑功功能。能。38 异或异或寄存器型输出结构。寄存器
21、型输出结构。输输出出部部分分有有两两个个或或门门，它它们们的的输输出出经经异异或或门门后后再再经经D D触触发发器器和和三三态态缓缓冲冲器器输输出出，这这种种结结构构便便于于对对与与或或逻逻辑辑阵阵列列输输出出的的函函数数求求反反，还还可可以以实实现现对对寄寄存存器器状状态态进进行行维维持持操操作作，适适用用于于实实现现计计数数器器及及状状态态。（A A0=0=A A，A A1=1=A A ）39 PAL PAL的命名的命名 PALPAL共有共有2121种，通过不同的命名可以区别。种，通过不同的命名可以区别。40普通型普通型GAL16V8GAL16V8的基本特点。的基本特点。（1 1）GALG
22、AL的基本结构。的基本结构。8 8个输入缓冲器和个输入缓冲器和8 8个输出反馈个输出反馈/输入缓冲器。输入缓冲器。8 8个输出逻辑宏单元个输出逻辑宏单元OLMCOLMC和和8 8个三态缓冲器，个三态缓冲器，每个每个OLMCOLMC对应一个对应一个I/OI/O引脚。引脚。41GAL16V8的逻辑图42 GAL GAL器件没有独立的或阵列结构，各个或门放器件没有独立的或阵列结构，各个或门放在各自的输出逻辑宏单元（在各自的输出逻辑宏单元（OLMCOLMC）中。）中。由由8888个个与与门门构构成成的的与与阵阵列列，共共形形成成6464个个乘乘积积项项，每每个个与与门门有有3232个个输输入入项项，由
23、由8 8个个输输入入的的原原变变量量、反反变变量量（1616）和和8 8个个反反馈馈信信号号的的原原变变量量、反反变变量量（1616）组组成成，故故可可编编程程与与阵阵列列共共有有3288=20483288=2048个个可编程单元。可编程单元。系系统统时时钟钟CK CK 和和三三态态输输出出选选通通信信号号OEOE的的输输入入缓冲器。缓冲器。43OLMC的逻辑图 （2 2）输出逻辑宏单元（）输出逻辑宏单元（OLMCOLMC）的结构）的结构44 或或门门：有有8 8个个输输入入端端，和和来来自自与与阵阵列列的的8 8个个乘乘积积项（项（PTPT）相对应。）相对应。异或门：用于选择输出信号的极性。
24、异或门：用于选择输出信号的极性。D D触发器：使触发器：使GALGAL适用于时序逻辑电路。适用于时序逻辑电路。4 4个个多多路路开开关关（MUXMUX）：在在结结构构控控制制字字段段作作用用下下设定输出逻辑宏单元的状态。设定输出逻辑宏单元的状态。45 GAL GAL的结构控制字的结构控制字 （3 3）GALGAL的结构控制字的结构控制字 XORXOR（n n）：输输出出极极性性选选择择位位。共共有有8 8位位，分分别别控控制制8 8个个OLMCOLMC的的输输出出极极性性。异异或或门门的的输输出出D D与与它它的输入信号的输入信号B B和和XORXOR（n n）之间的关系为：）之间的关系为：D
25、 D BXORBXOR 当当XORXOR0 0时，即时，即D=BD=B；当当XORXOR1 1时，即时，即D=B D=B 46 SYNSYN（n n）：时时序序逻逻辑辑电电路路/组组合合逻逻辑辑电电路路选选择位。择位。当当SYNSYN0 0时时，D D触触发发器器处处于于工工作作状状态态，OLMCOLMC可可为为时序逻辑电路；时序逻辑电路；当当SYN=1SYN=1时时，D D触触发发器器处处于于非非工工作作状状态态，OLMCOLMC只只能是组合逻辑电路。能是组合逻辑电路。注注意意：当当SYNSYN0 0时时，可可以以通通过过其其它它控控制制字字，使使D D触触发发器器不不被被使使用用，这这样样
26、便便可可以以构构成成组组合合逻逻辑辑输输出出。但但只只要要有有一一个个OLMCOLMC需需要要构构成成时时序序逻逻辑辑电电路路时时，就就必必须使须使SYNSYN0 0。AC0AC0、AC1AC1（n n）：与与 SYNSYN相相配配合合，用用来来控控制制 输出逻辑宏单元的输出组态。输出逻辑宏单元的输出组态。47 （4 4）GALGAL的的5 5种工作模式种工作模式 SYNAC0AC1XOR功功 能能输出极性输出极性101/组合逻辑专用输入三态门禁止组合逻辑专用输入三态门禁止/10001组合逻辑专用输出组合逻辑专用输出低有效低有效高有效高有效11101组合逻辑带反馈双向组合逻辑带反馈双向I/O输
27、出输出低有效低有效高有效高有效01101时序逻辑组合时序逻辑组合I/O输出输出低有效低有效高有效高有效01001时序逻辑寄存器输出时序逻辑寄存器输出低有效低有效高有效高有效 只只要要写写入入不不同同的的结结构构控控制制字字，就就可可以以得得到到不不同同类类型的输出电路结构。型的输出电路结构。48 FPGAFPGA的基本结构：的基本结构：可编程逻辑模块可编程逻辑模块CLBCLB 输入输出模块输入输出模块IOBIOB 互连资源互连资源IRIR 可编程逻辑模块可编程逻辑模块CLBCLB 结构形式：结构形式：查找表结构查找表结构 多路开关结构多路开关结构 多级与非门结构。多级与非门结构。电路组成：电路
28、组成：逻辑函数发生器逻辑函数发生器触发器触发器数据选择器数据选择器信号变换信号变换 49 可编程输入输出模块可编程输入输出模块(IOB)(IOB)IOB IOB主要完成芯片内部逻辑与外部封装脚的接口，主要完成芯片内部逻辑与外部封装脚的接口，它通常排列在芯片的四周；提供了器件引脚和内部它通常排列在芯片的四周；提供了器件引脚和内部逻辑阵列的接口电路。每一个逻辑阵列的接口电路。每一个IOBIOB控制一个引脚控制一个引脚(除除电源线和地线引脚外电源线和地线引脚外)，将它们可定义为输入、输出，将它们可定义为输入、输出或者双向传输信号端。或者双向传输信号端。50 可编程互连资源可编程互连资源(IR)(IR)包括各种长度的连线线段和一些可编程连接开关。包括各种长度的连线线段和一些可编程连接开关。连连线线通通路路的的数数量量与与器器件件内内部部阵阵列列的的规规模模有有关关，阵阵列规模越大，连线数量越多。列规模越大，连线数量越多。互连线按相对长度分为单线、双线和长线三种。互连线按相对长度分为单线、双线和长线三种。5152