逻辑门电路和组合逻辑电路.pptx

《逻辑门电路和组合逻辑电路.pptx》由会员分享，可在线阅读，更多相关《逻辑门电路和组合逻辑电路.pptx（98页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、1.1.掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解表和逻辑表达式。了解表和逻辑表达式。了解表和逻辑表达式。了解 TTLTTL门电路、门电路、门电路、门电路、CMOSCMOS门门门门电路的特点。电路的特点。电路的特点。电路的特点。3.3.会分析和设计简单的组合逻辑电路。会分析和设计简单的组合逻辑电路。4.理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻

2、辑 电路的工作原理和功能。电路的工作原理和功能。电路的工作原理和功能。电路的工作原理和功能。5.5.学会数字集成电路的使用方法。学会数字集成电路的使用方法。本章要求：2.2.会用逻辑代数的基本运算法则化简逻辑函数。会用逻辑代数的基本运算法则化简逻辑函数。第1页/共98页模拟信号：模拟信号：随时间连续变化的信号随时间连续变化的信号一、模拟信号与数字信号一、模拟信号与数字信号模拟信号模拟信号数字信号数字信号电子电路中的信号电子电路中的信号1.1.模拟信号模拟信号正弦波信号正弦波信号t t三角波信号三角波信号t t第2页/共98页 处理模拟信号的电路称为模拟电路处理模拟信号的电路称为模拟电路。如整流

3、如整流电路、放大电路等，注重研究的是输入和输出电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。信号间的大小及相位关系。在模拟电路中在模拟电路中，晶体管三极管通常工作在放晶体管三极管通常工作在放大区。大区。2.2.数字信号数字信号 幅度和时间上均离散的信号。幅度和时间上均离散的信号。尖顶波尖顶波t矩形波矩形波t第3页/共98页 处理数字信号的电路称为数字电路处理数字信号的电路称为数字电路，它注重，它注重研究的是输入、输出信号之间的逻辑关系。研究的是输入、输出信号之间的逻辑关系。在数字电路中，晶体管一般工作在截止区和在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。饱和区

4、，起开关的作用。脉冲信号脉冲信号正脉冲：正脉冲：脉冲跃变后的值比初始值高负脉冲：负脉冲：脉冲跃变后的值比初始值低如：如：0+3V0-3V正脉冲正脉冲0+3V0-3V负脉冲负脉冲第4页/共98页脉冲幅度脉冲幅度 A A脉冲上升沿脉冲上升沿 t tr r 脉冲周期脉冲周期 T T脉冲下降沿脉冲下降沿 t tf f 脉冲宽度脉冲宽度 t tp p 脉冲信号的部分参数：脉冲信号的部分参数：A0.9A0.5A0.1AtptrtfT实际的矩形波实际的矩形波第5页/共98页R二、晶体管的开关作用二、晶体管的开关作用1.1.二极管的开关特性二极管的开关特性导通截止相当于相当于开关断开开关断开相当于相当于开关闭

5、合开关闭合S3V0VSRRD3V0V第6页/共98页2.2.三极管的开关特性三极管的开关特性饱和截止截止3V0VuO 0相当于相当于开关断开开关断开相当于相当于开关闭合开关闭合uO UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V第7页/共98页6.1 基本逻辑关系和逻辑门电基本逻辑关系和逻辑门电路路 逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。基本逻辑关系为“与与”、“或或”、“非

6、非”三种。下面通过例子说明逻辑电路的概念及“与与”、“或或”、“非非”的意义。第8页/共98页1.与逻辑：当决定一事件的所有条件都具备时，事件才发生的逻辑关系。功能表一一.与逻辑和与门电路与逻辑和与门电路灭灭灭亮断 断断 合合 断合 合与逻辑关系开关A开关B灯Y电源ABY第9页/共98页真值表（Truth table）逻辑函数式 与门（AND gate)逻辑符号与逻辑的表示方法：ABY&000100011011功能表灭灭灭亮断 断断 合合 断合 合ABYABY第10页/共98页uYuAuBR0D2D1+VCC+10V3V0V0 V0 VUD=0.7 V0 V3 V3 V0 V3 V3 V真值表

7、A BY0 00 11 01 10001Y=AB电压关系表uA/VuB/VuY/VD1 D20 00 33 03 3导通 导通0.7导通 截止0.7截止 导通0.7导通 导通3.7第11页/共98页二二.或逻辑和或门电路或逻辑和或门电路 决定一事件结果的诸条件中，只要有一个或一个以上具备时，事件就会发生的逻辑关系。或门（OR gate)或逻辑关系开关A开关B灯Y电源真值表逻辑函数式逻辑符号011100011011ABYABY1第12页/共98页uY/V3V0V0 V0 VUD=0.7 V0 V3 V3 V0 V3 V3 VuYuAuBROD2D1-VSS-10V真值表A BY0 00 11 0

8、1 10111电压关系表uA/VuB/VD1 D20 00 33 03 3导通 导通-0.7截止 导通2.3导通 截止2.3导通 导通2.3Y=A+B第13页/共98页三三.非逻辑和非门电路非逻辑和非门电路 只要条件具备，事件便不会发生；条件不具备，事件一定发生的逻辑关系。真值表逻辑函数式逻辑符号非门（NOT gate)非逻辑关系1001AY1开关A灯Y电源RAY第14页/共98页电压关系表uI/VuO/V0550.3真值表0110AY符号函数式+VCC+5V1 k RcRbT+-+-uIuO4.3 k =30iBiC三极管非门:AY1AY第15页/共98页四四.复合门电路复合门电路(1)与非

9、逻辑 (NAND)(2)或非逻辑 (NOR)(3)与或非逻辑 (AND OR INVERT)(真值表略)11100 00 11 01 1AB&1000ABY1Y2Y1、Y2 的真值表AB1AB&CD1第16页/共98页(4)异或逻辑(ExclusiveOR)(5)同或逻辑(ExclusiveNOR)(异或非)AB=101100 0 0 1 1 01 1 AB=1=ABABY410010 00 11 01 1ABY5第17页/共98页逻辑符号对照曾用符号美国符号ABYABYABYAAY国标符号AB&A1ABYAB1第18页/共98页国标符号曾用符号美国符号AB&ABYABYABYAB=1ABAB

10、YABYAB1第19页/共98页6.3 逻辑函数的表示和化简逻辑函数的表示和化简或：0+0=01+0=11+1=1 与：0 0=00 1=01 1=1 非：2、变量和常量的关系(变量：A、B、C)或：A+0=AA+1=1与:A 0=0A 1=A 非：一、逻辑代数基本运算规则和定律一、逻辑代数基本运算规则和定律1、常量之间的关系(常量：0 和 1)第20页/共98页3、与普通代数相似的定理交换律结合律分配律 例 证明公式 解 方法一：公式法第21页/共98页 证明公式方法二：真值表法 (将变量的各种取值代入等式两边，进行计算并填入表中)A B C0 0 00 0 10 1 00 1 11 0 0

11、1 0 11 1 01 1 100 0 1 0 0 0 1 000111110001111100 1 1 1 1 1 1 01 0 1 1 1 1 1 相等第22页/共98页4、逻辑代数的一些特殊定理同一律A+A=AA A=A还原律 例 1.1.2 证明：德 摩根定理 A B 0 0 0 1 1 0 1 100 0 1 111011 0 0 10101110011110001000相等相等德 摩根定理第23页/共98页5、若干常用公式推广第24页/共98页公式(4)证明：推论公式(5)证明：即=AB同理可证AB第25页/共98页一、标准与或表达式补充内容：逻辑函数的标准与或式补充内容：逻辑函数

12、的标准与或式标准与或式标准与或式就是最小项之和的形式最小项第26页/共98页1.最小项的概念：包括所有变量的乘积项，每个变量均以原变量或反变量的形式出现一次。(2 变量共有 4 个最小项)(4 变量共有 16 个最小项)(n 变量共有 2n 个最小项)(3 变量共有 8 个最小项)第27页/共98页对应规律：1 原变量 0 反变量2.最小项的性质：00000001000000100000010000001000000100000010000001000000100000000 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C(1)任一最小项，只有一组对应变

13、量取值使其值为 1；A B C 0 0 1A B C 1 0 1(2)任意两个最小项的乘积为 0；(3)全体最小项之和为 1。第28页/共98页3.最小项的编号：把与最小项对应的变量取值当成二进制数，与之相应的十进制数，就是该最小项的编号，用 mi 表示。对应规律：原变量 1 反变量 00 0 0 0 0 1 0 1 0 0 1 1 1 0 01 0 11 1 01 1 10 1 234567m0m1m2m3m4m5m6m7第29页/共98页4.最小项是组成逻辑函数的基本单元 任何逻辑函数都是由其变量的若干个最小项构成，都可以表示成为最小项之和的形式。例 写出下列函数的标准与或式：解 或m6m

14、7m1m3第30页/共98页 例 写出下列函数的标准与或式：m7m6m5m4m1m0m8m0与前面m0相重第31页/共98页二、卡诺图1、逻辑变量的卡诺图(Karnaugh maps)卡诺图：(1).二变量 的卡诺图最小项方格图(按循环码排列)(四个最小项)ABAB0101AB0101第32页/共98页(2).多变量卡诺图的画法三变量 的卡诺图：八个最小项ABC010001 10 1111 10卡诺图的实质：逻辑相邻几何相邻逻辑不相邻逻辑相邻逻辑相邻紧挨着行或列的两头对折起来位置重合逻辑相邻：两个最小项只有一个变量不同逻辑相邻的两个最小项可以合并成一项，并消去一个因子。如：m0m1m2m3m4

15、m5m6m7第33页/共98页五变量 的卡诺图：四变量 的卡诺图：十六个最小项ABCD0001111000 01 11 10 当变量个数超过六个以上时，无法使用图形法进行化简。ABCDE00011110000001011010110111101100以此轴为对称轴（对折后位置重合）m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m11m0m1m2m3m8m9m10m11m24m25m26m27m16m17m18m19m6m7m4m5m14m15m12m13m30m31m28m29m22m23m20m21几何相邻几何相邻几何相邻三十二个最小项第34页/共98页(3).卡诺图

16、的特点：用几何相邻表示逻辑相邻几何相邻：相接 紧挨着相对 行或列的两头相重 对折起来位置重合逻辑相邻：例如两个最小项只有一个变量不同化简方法：卡诺图的缺点：函数的变量个数不宜超过 6 个。逻辑相邻的两个最小项可以合并成一项，并消去一个因子。第35页/共98页(4).卡诺图中最小项合并规律：两个相邻最小项合并可以消去一个因子ABC010001 11 100432ABCD0001111000 01 11 101946第36页/共98页四个相邻最小项合并可以消去两个因子ABCD0001111000 01 11 100412 8321011ABCD0001111000 01 11 10571315BD

17、02810第37页/共98页八个相邻最小项合并可以消去三个因子ABCD0001111000 01 11 100412 8321011ABCD0001111000 01 11 10571315B02810151394612142n 个相邻最小项合并可以消去 n 个因子总结：第38页/共98页2、逻辑函数的卡诺图表示法(1).根据变量个数画出相应的卡诺图；(2).将函数化为最小项之和的形式；(3).在卡诺图上与这些最小项对应的位置上填入 1，其余位置填 0 或不填。例 ABC010001 11 1011110000第39页/共98页二、逻辑函数的表示二、逻辑函数的表示1 1、真值表ABCY0 0

18、00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111优点：直观明了，便于将实际逻辑问题抽象成数学表达式。缺点：难以用公式和定理进行运算和变换；变量较多时，列函数真值表较繁琐。2 2、逻辑表达式优点：书写简洁方便，易用公式和定理进行运算、变换。缺点：逻辑函数较复杂时，难以直接从变量取值看出函数的值。第40页/共98页3 3、卡诺图ABC010001 11 1011110000优点：便于求出逻辑函数的最简与或表达式。缺点：只适于表示和化简变量个数比较少的逻辑函数，也不便于进行运算和变换。4 4、逻辑图优点：最接近实际电路。缺点：不能进行运算和变换，所表示的逻辑关

19、系不直观。ABYC&1第41页/共98页5 5、波形图输入变量和对应的输出变量随时间变化的波形ABY优点：形象直观地表示了变量取值与函数值在时间上的对应关系。缺点：难以用公式和定理进行运算和变换，当变量个数增多时，画图较麻烦。第42页/共98页三、逻辑函数的化简1.公式化简法并项法:例 例（与或式最简与或式）公式定理第43页/共98页吸收法：例（书 p20p20）例 例 第44页/共98页消去法：例 例 第45页/共98页配项消项法：或 例 冗余项冗余项第46页/共98页2.卡诺图化简法化简步骤:(1)画函数的卡诺图(2)合并最小项：画包围圈(3)写出最简与或表达式 例 ABCD0001111

20、000 01 11 1011111111 解 第47页/共98页ABCD0001111000 01 11 1011111111画包围圈的原则：(1)先圈孤立项，再圈仅有一种合并方式的最小项。(2)圈越大越好，但圈的个数越少越好。(3)最小项可重复被圈，但每个圈中至少有一个新的最小项。(4)必需把组成函数的全部最小项圈完，并做认真比较、检查才能写出最简与或式。不正确的画圈第48页/共98页 例 解(1)画函数的卡诺图ABCD0001111000 01 11 1011111111(2)合并最小项：画包围圈(3)写出最简与或表达式多余的圈注意：先圈孤立项利用图形法化简函数第49页/共98页利用图形法

21、化简函数 例 解(1)画函数的卡诺图ABCD0001111000 01 11 101111111111(2)合并最小项：画包围圈(3)写出最简与或 表达式第50页/共98页 例 用图形法求反函数的最简与或表达式 解 (1)画函数的卡诺图ABC010001 11 1011110000(2)合并函数值为 0 的最小项(3)写出 Y 的反函数的 最简与或表达式第51页/共98页3.具有约束的逻辑函数的化简一、约束的概念和约束条件(1)约束：输入变量取值所受的限制例如，逻辑变量 A、B、C，分别表示电梯的 升、降、停 命令。A=1 表示升，B=1 表示降，C=1 表示停。ABC 的可能取值(2)约束项

22、：不会出现的变量取值所对应的最小项。不可能取值0010101000000111011101111.约束、约束项、约束条件第52页/共98页(3)约束条件：(2)在逻辑表达式中，用等于 0 的条件等式表示。000011101110111由约束项相加所构成的值为 0 的逻辑表达式。约束项：约束条件：或2.约束条件的表示方法(1)在真值表和卡诺图上用叉号()表示。例如，上例中 ABC 的不可能取值为第53页/共98页二、具有约束的逻辑函数的化简 例 化简逻辑函数化简步骤:(1)画函数的卡诺图，顺序 为：ABCD0001111000 01 11 10先填 1 0111000000(2)合并最小项，画圈

23、时 既可以当 1，又可以当 0(3)写出最简与或表达式 解 第54页/共98页 例 化简逻辑函数约束条件 解 (1)画函数的卡诺图ABCD0001111000 01 11 101111(2)合并最小项(3)写出最简与或表达式合并时，究竟把 作为 1 还是作为 0 应以得到的包围圈最大且个数最少为原则。包围圈内都是约束项无意义(如图所示)。注意：第55页/共98页6.4 组合逻辑电路的分析和设组合逻辑电路的分析和设计计组合电路的特点组合电路的特点=F0（I0、I1,In-1）=F1（I0、I1,In-1）=F1（I0、I1,In-1）1.逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入

24、 状态，而与原来的状态无关。2.电路结构特点(1)输出、输入之间没有反馈延迟电路(2)不包含记忆性元件(触发器)，仅由门电路构成I0I1In-1Y0Y1Ym-1组合逻辑电路第56页/共98页一、一、组合电路的基分析1、分析步骤逻辑图逻辑表达式化简真值表说明功能分析目的：(1)确定输入变量不同取值时功能是否满足要求；(3)得到输出函数的标准与或表达式，以便用 MSI、LSI 实现；(4)得到其功能的逻辑描述，以便用于包括该电路的系 统分析。(2)变换电路的结构形式(如：与或 与非-与非)；第57页/共98页2、分析举例 例1 1 分析图中所示电路的逻辑功能表达式真值表A B CY0 0 00 0

25、 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000功能判断输入信号极性是否相同的电路 符合电路ABC&1 解 第58页/共98页 例2 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。&ABCDY 解 1.逐级写输出函数的逻辑表达式WX第59页/共98页&ABCDYWX2.化简第60页/共98页3.列真值表A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11

26、 1 1 01 1 1 111111111000000004.功能说明：当输入四位代码中 1 的个数为奇数时输出为 1，为偶数时输出为 0 检奇电路。第61页/共98页二、二、组合电路的基本设计方法1、设计步骤逻辑抽象列真值表写表达式化简或变换画逻辑图逻辑抽象：（1）根据因果关系确定输入、输出变量（2）状态赋值 用 0 和 1 表示信号的不同状态（3）根据功能要求列出真值表 根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简或变换。化简或变换：（1）根据因果关系确定输入、输出变量（2）状态赋值 用 0 和 1 表示信号的不同状态（3）根据功能要求列出真值表第62页/共98页（1）设

27、定变量：2、设计举例 例 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。解 输入 A、B、C ，输出 Y（2）状态赋值：A、B、C=0 表示 输入信号为低电平Y=0 表示 输入信号中多数为低电平1.逻辑抽象A、B、C=1 表示 输入信号为高电平Y=1 表示 输入信号中多数为高电平第63页/共98页2.列真值表ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101113.写输出表达式并化简最简与或式最简与非-与非式第64页/共98页4.画逻辑图 用与门和或门实现ABYC&1&用与非门实现&第65页/共98页 例 设计一个监视交通

28、信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。解 1.逻辑抽象输入变量：1-亮0-灭输出变量：R（红）Y（黄）G（绿）Z（有无故障）1-有0-无列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101112.卡诺图化简RYG0100 01 11 1011111第66页/共98页3.画逻辑图&1&111RGYZ第67页/共98页6.5 组合逻辑部件组合逻辑部件一、加法器一、加法器 是指具有某种逻辑功能的中规模集成组合逻是指具有某种逻辑功能的中规模集成组合逻辑电路芯片。常用的有

29、加法器、编码器、译码器、辑电路芯片。常用的有加法器、编码器、译码器、多路选择器、多路分配器和数字比较器等。多路选择器、多路分配器和数字比较器等。1.半加器（Half Adder）两个 1 位二进制数相加不考虑低位进位。0 00 11 01 10 01 01 00 1真值表函数式Ai+Bi=Si(和)Ci(进位)第68页/共98页逻辑图曾用符号国标符号半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCi函数式第69页/共98页2.全加器（Full Adder）两个 1 位二进制数相加，考虑低位进位。Ai+Bi +Ci-1 (低位进位)=Si (和)Ci (

30、向高位进位)1 0 1 1-A 1 1 1 0-B+-低位进位100101111真值表标准与或式A B Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1-S高位进位0第70页/共98页卡诺图全加器（Full Adder）ABC0100 01 11 101111SiABC0100 01 11 101111Ci圈“0”最简与或式圈“1”第71页/共98页逻辑图(a)用与门、或门和非门实现曾用符号国标符号COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSi

31、CiBiCi-11第72页/共98页(b)用与或非门和非门实现&1&1111CiSiAiBiCi-1第73页/共98页3.集成全加器TTL：74LS183CMOS：C661双全加器1 2 3 4 5 6 714 13 12 11 10 9 8C661C661VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS 74LS18374LS183VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A2B 2CIn 2COn+1 2F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1COn+1 第74页/共98页4.加法器（Adder）

32、实现多位二进制数相加的电路4 位串行进位加法器特点：电路简单，连接方便速度低=4 tpdtpd 1位全加器的平均 传输延迟时间C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI第75页/共98页二、编码器二、编码器（Encoder）编码：用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）二进制编码器二十进制编码器分类：普通编码器优先编码器2nn104或Y1I1编 码 器Y2YmI2In代代码码输输出出信信息息输输入入编编 码码 器器 框框 图图第76页/共98页（一）、二进制编码器用 n 位二进制代码

33、对 N=2n 个信号进行编码的电路1.3 位二进制编码器位二进制编码器(8 线线-3 线线)编码表函数式Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7输入输出 I0 I7 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。输 入输 出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位二进制编码器I0I1I6I7Y2Y1Y0I2I4I5I3第77页/共98页函数式逻辑图 用或门实现 用与非门实现Y0 Y1 Y2111I7 I6 I5 I4 I3I2 I1I0&Y0

34、Y1 Y2第78页/共98页优先编码：允许几个信号同时输入，但只对优先级别最高的进行编码。优先顺序：I7 I0编码表输输 入入输输 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0函数式2.3 位二进制优先编码器第79页/共98页输入输出为原变量逻辑图输入输出为反变量Y2Y1Y0111&111111111111111I7I6I5I4I3

35、I2I1I0第80页/共98页用 4 位二进制代码对 0 9 十个信号进行编码的电路1.8421 BCD 编码器2.8421 BCD 优先编码器3.集成 10线-4线优先编码器（74147 74LS147）（二）、二-十进制编码器二-十进制编码器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3第81页/共98页三、译码器（Decoder）编码的逆过程，将二进制代码翻译为原来的含义1、二进制译码器(Binary Decoder)输入 n 位二进制代码如：2 线 4 线译码器 3 线 8 线译码器4 线 16 线译码器A0Y0A1An-1Y1Ym-1二进制二进制译码器译码器输出 m 个信号

36、 m=2n第82页/共98页3位二进制译码器(3 线 8 线)真值表函数式A0Y0A1A2Y1Y73 位位二进制二进制译码器译码器0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1第83页/共98页3 线-8 线译码器逻辑图000 输出低电平有效工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1

37、&Y0A2A2A1A1A0A0111111A2A1A000111110111010101111110111110111110011111011101111111101101101111111101111111第84页/共98页集成 3 线 8 线译码器-74LS138引脚排列图功能示意图输入选通控制端芯片禁止工作芯片正常工作VCC 地1324567816 15 14 13 12 11 10 974LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y

38、2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 第85页/共98页功能特点：输出端提供全部最小项电路特点：与门(原变量输出)与非门(反变量输出)二进制译码器的主要特点二、二-十进制译码器(Binary-Coded Decimal Decoder)将 BCD 码翻译成对应的十个输出信号集成 4 线 10 线译码器：7442 74LS42第86页/共98页半导体显示(LED)液晶显示(LCD)共阳极每字段是一只发光二极管2、显示译码器数码显示器aebcfgdabcdefgR+5 VYaA3A2A1A0+VCC+VCC显示显示译码器译码器共阳共阳YbYcYdYeYf

39、Yg00000000001000100101001111001001000110100010101100000110100110001001000100000 低电平驱动011100011111000000000010010000100第87页/共98页共阴极abcdefgR+5 VYaA3A2A1A0+VCC显示显示译码器译码器共阴共阴YbYcYdYeYfYg 高电平驱动00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011ae

40、bcfgd第88页/共98页驱动共阴极数码管的电路 输出高电平有效YaYbYcYdYeYfYgA3A2A1A011111111111111111111111第89页/共98页驱动共阳极数码管的电路A3A2A1A0YaYbYcYdYeYfYg 输出低电平有效&1&111&1第90页/共98页数据传输方式0110发送0110并行传送0110串行传送并-串转换：数据选择器串-并转换：数据分配器四、多路选择器和多路分配器四、多路选择器和多路分配器接收0110 在发送端和接收端不需要数据 并-串 或 串-并 转换装置，但每位数据各占一条传输线，当传送数据位数增多时，成本较高，且很难实现。第91页/共98

41、页1.多路选择器 (Data Selector)能够从多路数据输入中选择一路作为输出的电路一、4 选 1 数据选择器输入数据输出数据选择控制信号A0Y4选选1数据选择器数据选择器D0D3D1D2A11.工作原理0 0 0 1 1 0 1 1 D0D1D2D3D0 0 0D0D A1 A0 2.真值表D1 0 1D2 1 0D3 1 1Y D1D2D33.函数式 第92页/共98页一、4 选 1 数据选择器3.函数式4.逻辑图1&11YA11A0D0D1D2D30 0 0 1 1 0 1 1 =D0=D1=D2=D3第93页/共98页 二、集成数据选择器1.8 选 1 数据选择器74151 74

42、LS151 74251 74LS251引脚排列图功能示意图VCC 地1324567816 15 14 13 12 11 10 974LS151D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 YYSMUXD7A2D0A0A1SYY禁止使能1 0 0 0 0D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 0 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 A2 A0 地址端D7 D0 数据输入端第94页/共98页2.数据分配器(Data Demultiplexer)将 1 路输入数据，根据需要分别传送到 m

43、 个输出端一、1 路-4 路数据分配器数据输入数据输出选择控制0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D&Y0&Y1&Y2&Y31A11A1DDA01 路路-4 路路数据分配器数据分配器Y0Y3Y1Y2A1真值表函数式逻辑图第95页/共98页二、集成数据分配器用 3 线-8 线译码器可实现 1 路-8 路数据分配器数据输出 S1 数据输入（D）地址码 数据输入(任选一路)S2 数据输入（D）74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 第96页/共98页五、数值比较器（Digital Comparator）1 位数值比较器0 00 11 01 10 1 00 0 11 0 00 1 0真值表函数式逻辑图 用与非门和非门实现Ai Bi Li Gi MiLi(A B)Gi(A=B)Mi(A B)=Ai Bi 1位比较器AiBiAi&1&1&BiMiGiLi第97页/共98页感谢您的观看！第98页/共98页