时序逻辑电路改.pptx

《时序逻辑电路改.pptx》由会员分享，可在线阅读，更多相关《时序逻辑电路改.pptx（76页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、1.1.电路构成电路构成 时序逻辑电路在任何时刻的输出不仅取决于时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入该时刻的输入,而且而且还取决于还取决于电路的原来状态电路的原来状态。即时输入即时输入+输入历史到该时刻为止的输入时序输入历史到该时刻为止的输入时序 因此因此时序电路的功能时序电路的功能可说成：任一时刻电路的输出与到该时刻可说成：任一时刻电路的输出与到该时刻为止的输入时序有关。为止的输入时序有关。图图6-1 6-1 时序逻辑电路的结构框图时序逻辑电路的结构框图 即时输入即时输入输入历史输入历史6.1 概述一、时序电路的功能特点一、时序电路的功能特点二、时序电路的结构特点二、时序电路的

2、结构特点组合逻辑电路组合逻辑电路存储电路存储电路 （必不可少）（必不可少）2.2.存在存在一个从一个从组合电路组合电路存储电路存储电路组合电路组合电路的的反馈反馈第1页/共76页3.3.术语术语存储电路的状态：存储电路的状态：存储电路各存储电路各FFFF状态的组合；状态的组合；时序电路的状态：时序电路的状态：将将存储电路的状态定义为时序电路的状态。存储电路的状态定义为时序电路的状态。状状态总数态总数2 2触发器个数触发器个数。因时序电路的状态反映的是输入历史，故因时序电路的状态反映的是输入历史，故时序电路的功能时序电路的功能又又可说成：可说成：任一时刻电路的输出与即时输入和电路的状态有关任一时

3、刻电路的输出与即时输入和电路的状态有关。三、时序电路的分类三、时序电路的分类 按时序电路中各触发器建立状态是否与时钟按时序电路中各触发器建立状态是否与时钟CLKCLK同同步分类：同步时序电路：同步时序电路：各各FFFF建立状态均与建立状态均与CLKCLK同步；同步；异步时序电路：异步时序电路：各各FFFF建立状态并非都与建立状态并非都与CLKCLK同步。同步。第2页/共76页6.2 时序逻辑电路的分析方法一、时序逻辑电路功能描述方法（1 1）方程式）方程式（2 2）状态转换表（状态转换真值表）状态转换表（状态转换真值表）可从方程式转换来可从方程式转换来（3 3）状态转换图）状态转换图 将状态转

4、换表中的将状态转换表中的 一行画成一个单元，再将各单元连成一行画成一个单元，再将各单元连成 图图（4 4）时序图）时序图 在在CLKCLK作用下，画出输入作用下，画出输入X X、输出、输出Y Y和电路状态和电路状态Q Q的波形的波形 图图分析一个时序电路，就是要找出给定电路的逻辑功能。具体地说，就是要求找出电路的状态和输出的状态，在输入变量和时钟信号作用下的变化规律。第3页/共76页组合组合电路电路存储存储电路电路x x1 1x xi iy y1 1y yj jz z1 1z zk kq q1 1q qk k输入变量输入变量X X输出变量输出变量Y Y状态变量状态变量QQ状态激励状态激励变量变

5、量 Z ZCLKCLK 输出方程输出方程驱动方程驱动方程状态方程状态方程状态方程的另一种形式状态方程的另一种形式时序电路的结构框图l 功能的方程式描述功能的方程式描述 获得方程式的方法：获得方程式的方法：电路结构特点电路结构特点 一般结构框图（如图一般结构框图（如图所示）所示）表达式。表达式。第4页/共76页状态转换表（状态转换表（可从方程式转换来可从方程式转换来）输入输入 现态现态X Q 输出输出 次态次态 Y Q*X(ti)Q(ti)Y(ti)Q(ti+1)ti 时刻:状态转换图（状态转换图（将状态转换表中的一行画成一个单元将状态转换表中的一行画成一个单元）Q(ti)Q(ti+1)X(ti

6、)/Y(ti)l l 状态转换表和状态转换图状态转换表和状态转换图第5页/共76页二、时序逻辑电路的分析二、时序逻辑电路的分析分析给定的时序电路，并弄清其功能描述分析给定的时序电路，并弄清其功能描述给定：电路任务：弄清电路的功能（即电路的输出与即时输入和输入弄清电路的功能（即电路的输出与即时输入和输入历史之间的逻辑关系）历史之间的逻辑关系）同步时序电路的分析步骤：功能说明功能说明 状态转换表状态转换表 状态转换图状态转换图 时序图时序图电路电路Y=.Y=.输出方程输出方程Z=.Z=.驱动方程驱动方程Q*=.Q*=.状态方程状态方程第6页/共76页例例6-16-1：试分析下图所示时序逻辑电路的逻

7、辑功能（图中：试分析下图所示时序逻辑电路的逻辑功能（图中的的FFFF均为边沿触发器，已知电路的初始状态均为边沿触发器，已知电路的初始状态 ）解：1.写方程式输出方程：驱动方程：（即各FF输入端的表达式）CLKFF11DQ1&xFF21DQ2&yQQQQ C1C1 第43页/共76页EPEPETET1 1：计数状态：计数状态第（第（1 1）片每计到）片每计到9 9（10011001）时）时C C端输出变为高电平，经反相器后端输出变为高电平，经反相器后使第（使第（2 2）片的）片的CLKCLK端为低电平。下个计数输入脉冲到达后，第端为低电平。下个计数输入脉冲到达后，第（1 1）片计成）片计成0 0

8、（00000000）状态，）状态，C C端跳回低电平，经反相器后使第端跳回低电平，经反相器后使第（2 2）片的输入端产生一个正跳变，于是第（）片的输入端产生一个正跳变，于是第（2 2）片计入）片计入1 1。可。可见，在这种接法下两片见，在这种接法下两片7416074160不是同步工作的。不是同步工作的。进位输出Q Q0 0Q Q1 1Q Q2 2Q Q3 3D D0 0D D1 1D D3 3D D2 2CLKCLKC C7416074160(1)(1)CLKCLKEPEPETETQ Q0 0Q Q1 1Q Q2 2Q Q3 3D D0 0D D1 1D D3 3D D2 2CLKCLKC C

9、7416074160(2)(2)EPEPETET1 11 11 11 1计数输入计数输入 串行进位方式串行进位方式R Rd dLDLDR Rd dLDLD第44页/共76页b.b.同步方式同步方式（并行进位方式）（如图所示）（并行进位方式）（如图所示）CLKCLKC CN N1 1EPEPETETC C1 11 11 1N N2 21 11 1R Rd dR Rd dLDLDEPEPETETC CLDLD N N1 1的接法与异步方式相同，故的接法与异步方式相同，故N N1 1只做加只做加1 1操作操作。N N1 1的的C C接接N N2 2的的EPEP、ETET；N N2 2的的LDLD=R

10、=Rd d=1=1。则在。则在CLKCLK 时，时，若若C=1 C=1（计数器（计数器N N1 1已计满）则已计满）则N N2 2加加1 1；若；若C=0C=0，则，则N N2 2保持。保持。由上可知，由上可知，N N1 1、N N2 2的连接满足串接原则。这种接法对高位计的连接满足串接原则。这种接法对高位计数数/不计数的控制是利用低位不计数的控制是利用低位C C1 1表示计数器计满来实施的。表示计数器计满来实施的。因因N N1 1，N N2 2使用使用同一时钟源同一时钟源，故，故N N1 1、N N2 2建立状态均与建立状态均与CLKCLK同步。同步。第45页/共76页例：教材例：教材P30

11、3P303图图6.3.386.3.38用两片用两片7416074160按同步方式串接，构成一按同步方式串接，构成一个个 100100进制的计数器。进制的计数器。图图1 1 并行进位方式并行进位方式D D0 0D D1 1D D2 2D D3 3Q Q0 0Q Q1 1Q Q3 3Q Q2 2R Rd dCLKCLKC C7416074160(1)(1)CLKCLKLDLDEPEPETETD D0 0D D1 1D D2 2D D3 3Q Q0 0Q Q1 1Q Q3 3Q Q2 2CLKCLKC C7416074160(2)(2)EPEPETET进位输出进位输出1 11 11 1计数输入计数输

12、入R Rd dLDLD 第46页/共76页解解:本题中本题中M=100,NM=100,N1 1=N=N2 2=10,=10,将两片将两片7416074160直接按并行进位方式直接按并行进位方式连接即得一百进制计数器。连接即得一百进制计数器。图图1 1是以并行方式的接法。以第（是以并行方式的接法。以第（1 1）片的进位输出）片的进位输出C C作为第作为第（2 2）片的）片的EPEP和和ETET输入，每当第（输入，每当第（1 1）片计成）片计成9 9（10011001）时）时C C变为变为1 1，下个，下个CLKCLK信号到达时第（信号到达时第（2 2）片为计数工作状态，计入）片为计数工作状态，计

13、入1 1，而，而第第(1)(1)片计成片计成0 0（00000000），它的），它的C C端回到低电平。第（端回到低电平。第（1 1）片的）片的EPEP和和ETET恒为恒为1 1，始终处于计数工作状态。，始终处于计数工作状态。第47页/共76页例例2 2：用三片：用三片7416074160按同步方式串接，构成按同步方式串接，构成10001000进制计数器。进制计数器。进位进位输出输出CLKD0D1D2D3Q0Q1Q3Q2CLKC74160(2)EPET1D0D1D2D3Q0Q1Q3Q2CLKC74160(3)EPET1D0D1D2D3Q0Q1Q3Q2CLKC74160(1)EPET11RdLD

14、RdLDRdLD第48页/共76页“大大小小”：将大进制（将大进制（MM进制）计数器改造成小进制（进制）计数器改造成小进制（N N进制）计数器。进制）计数器。a)a)什么是什么是“大大小小”已有的已有的MM进制计数器的进制计数器的MM计数循环，需要计数循环，需要N N进制计数器进制计数器N N循环，循环，MMNN且应满足一个且应满足一个前提条件前提条件MM与与N N循环在循环在S Sa aSSb b段重叠段重叠。所谓所谓“大大小小”指的是：指的是：将将MM循环改造成循环改造成N N循环。循环。S0S1SaSbSM-1Sa+1Sb+1MN第49页/共76页b)b)如何实现如何实现“大大小小”S

15、Sa aSSb b段：段：让让MM做计数操作做计数操作EP=ET=1EP=ET=1，L LD D=R=Rd d=1=1；S Sb bSSa a段：段：让让MM做置数操作（置做置数操作（置SaSa）L LD D=0,R=0,Rd d=1;=1;将将S Sb b从从N N循环的诸状态中识别出来循环的诸状态中识别出来对对S Sb b译码译码。“大大小小”的构成定式如图所示。的构成定式如图所示。S Sa aQ Q0 0Q Q1 1Q Q2 2Q Q3 3D D0 0D D1 1D D3 3D D2 2CLKCLKC C7416174161CLKCLKEPEPETET1 11 1译码电路译码电路 S S

16、b bR Rd dLDLD7416174161功能表功能表P P282282S0S1SaSbSM-1Sa+1Sb+1MN第50页/共76页例：将例：将7416174161接成十进制计数器，十进制计数器的计数循环如图接成十进制计数器，十进制计数器的计数循环如图 所示。所示。Q3Q2Q1Q0000000000001 0001 0110 01000110 010010001000 1111 0111 1111 0111S Sa aS Sb bN NMM10011001Q Q0 0Q Q1 1Q Q2 2Q Q3 3D D0 0D D1 1D D3 3D D2 2CLKCLKC C7416174161

17、CLKCLKEPEPETET1 11 1R Rd dLDLD0第51页/共76页解：74161的计数循环共有16个状态，故M16；要得到一个十进制计数器，所以N=10，可见题目要求将一个大进制计数器改造成一个小进制计数器。按“大小”的构成原则应先确定Sa和Sb。从M和N循环可得Sa=0000，Sb=1001；将Sa加到74161的预置数输入端，对Sb译码。译码电路：注意译码电路的输出是低电平有效，故识别一个代码的译码逻辑输入变量最小项的反函数，即 上面的译码逻辑可区别Sb与M循环中的其他状态。但改造后，计数器只在N循环中运行，因此只需将Sb与N循环的其他状态区别开来即可，这意味着可对上式译码逻

18、辑进行简化。Sb区别N循环的特征是：第52页/共76页Q3=Q0=1;对Sb的译码特征，简化后的译码逻辑：LD=(Q3Q0)根据简化后的译码逻辑画出改造后的十进制计数器如图所示。Q0Q1Q2Q3D0D1D3D2CLKC74161CLKEPET11RdLD0第53页/共76页综合使用综合使用“小小大大”和和“大大小小”的两个例子的两个例子例例1 1：分析如图所示的计数器：分析如图所示的计数器N=?N=?若若f fCLKCLK=126H=126HZ Z,f,fC2C2=?=?分析：分析：片片1 1、片、片2 2按按“大大小小”的方法分别将一个的方法分别将一个1616进制计数器改进制计数器改造成造成

19、N N1 1和和N N2 2进制计数器。然后再按进制计数器。然后再按“小小大大”的方法将的方法将N N1 1、N N2 2串接成一个串接成一个N=NN=N1 1 N N2 2进制计数器。只要分别求得进制计数器。只要分别求得N N1 1、N N2 2便可求得便可求得N N。按按“大大小小”的构成定式求出的构成定式求出S Sa a和和S Sb b便可得到便可得到N N1 1和和N N2 2循环；循环；从图可得片从图可得片1 1、片、片2 2的的S Sa a分别分别11111111和和01110111；S Sb b?根据译码电路来确定。根据译码电路来确定。C C2 2Q Q0 0Q Q1 1Q Q2

20、 2Q Q3 3D D0 0D D1 1D D3 3D D2 2R Rd dCLKCLKC C7416174161(1)(1)CLKCLKLDLDEPEPETET1 11 1Q Q0 0Q Q1 1Q Q2 2Q Q3 3D D0 0D D1 1D D3 3D D2 2CLKCLKC C7416174161(2)(2)EPEPETET1 11 11 11 1R Rd dLDLD第54页/共76页Q Q3 3Q Q2 2Q Q1 1Q Q0 0 片片1 1的译码逻辑的译码逻辑 LDLD=(Q=(Q3 3 Q Q2 2Q Q0 0)从译码逻辑可知从译码逻辑可知S Sb b的特征是：的特征是：Q Q

21、3 3=0=0且且Q Q2 2=Q=Q0 0=1=1，满足此特征，满足此特征的代码有两个：的代码有两个：01010101和和01110111；用下面的方法可知哪个是；用下面的方法可知哪个是S Sb b：沿：沿MM循环从循环从S Sa a开始走，先走到的便是开始走，先走到的便是S Sb b，故，故S Sb b01010101。Q0Q1Q2Q3D0D1D3D2RdCLKC74161(1)CLKLDEPET11Q0Q1Q2Q3D0D1D3D2CLKC74161(2)EPET1111RdLD N N1 17 7000000000001 0001 0010 0010 S Sa aS Sb bN N 11

22、11 0100 1111 0100 1000 0111 0110 0101 1000 0111 0110 0101 MM第55页/共76页Q Q3 3Q Q2 2Q Q1 1Q Q0 0 片片2 2的译码逻辑的译码逻辑 LDLD=(Q=(Q3 3Q Q2 2Q Q1 1Q Q0 0)，是最小项的反函数形式，是最小项的反函数形式，说明片说明片2 2没有对没有对S Sb b的特征译码，从译码逻辑可得：的特征译码，从译码逻辑可得：S Sb b11111111。00000001 0010 SbSa 1000 0111 0110 0101 1111 0100N2 NN1N27963 fC2=fCLK/N

23、=2HzQ0Q1Q2Q3D0D1D3D2RdCLKC74161(1)CLKLDEPET11Q0Q1Q2Q3D0D1D3D2CLKC74161(2)EPET1111RdLD N29第56页/共76页例例2 2：用两片：用两片7416074160构成构成4141进制计数器。进制计数器。思路：思路：4141是素数，不能分解为两数相乘，故本题不能按例是素数，不能分解为两数相乘，故本题不能按例1 1的的方式构成。可先方式构成。可先“小小大大”，将两片，将两片7416074160串接得串接得M=10M=10 1010进制计进制计算器；再算器；再“大大小小”，将，将100100进制计数器改造成进制计数器改造

24、成4141进制计数器。进制计数器。“小小大大”：采用同步方式串接。采用同步方式串接。“大大小小”：确定确定S Sa a=?=?，S Sb b=?=?若计数循环如图所示，则以两位若计数循环如图所示，则以两位84218421码的形式表示，有：码的形式表示，有：S Sa a=0000 0000=0000 0000；S Sb b=0100 0000=0100 0000。译码电路：译码电路：S Sb b的特征：高位的特征：高位Q Q2 21 1；对；对S Sb b的特征译码，得译的特征译码，得译码逻辑：码逻辑：LDLD=Q=Q2 2 。画得电路如图所示。画得电路如图所示。Q2Q1 0001 02 NSa

25、Sb 42 41 40 99 39第57页/共76页复 习任意进制计数器小大串接（同步，异步）大小S0S1SaSbSM-1Sa+1Sb+1MNS Sa aQ Q0 0Q Q1 1Q Q2 2Q Q3 3D D0 0D D1 1D D3 3D D2 2CLKCLKC C7416174161CLKCLKEPEPETET1 11 1译码电路译码电路 S Sb bR Rd dLDLD第58页/共76页Q0Q1Q2Q3D0D1D3D2RdCLKC74160(1)CLKLDEPET11Q0Q1Q2Q3D0D1D3D2RdCLKC74160(2)LDEPET113.3.说明说明（1 1）例例2 2，计数器置

26、数，计数器置数0000，亦可通过，亦可通过R Rd d 端实现。端实现。但因但因R Rd d 是异步是异步复位端，其复位操作不需复位端，其复位操作不需CLKCLK帮忙，故若仍对帮忙，故若仍对S Sb b译码，计数器将译码，计数器将不能在不能在S Sb b状态停留一个状态停留一个CLKCLK节拍（计数器进入节拍（计数器进入S Sb b状态状态R Rd d 有效有效计数器复位计数器复位计数器立即脱离计数器立即脱离S Sb b状态状态），为使计数器能在），为使计数器能在S Sb b状态停留住，译码电路应对状态停留住，译码电路应对S Sb b的下一个状态的下一个状态S Sb+1b+1译码。译码。（2

27、2）S Sb b是单个计数器的一个状态还是多个计数器构成的整体的是单个计数器的一个状态还是多个计数器构成的整体的第59页/共76页一个状态，跟计数器的构成方式有关。一个状态，跟计数器的构成方式有关。由多片小计数器构成大进制计数器时，有两种构成方式：由多片小计数器构成大进制计数器时，有两种构成方式：大大小小大大，小小大大小小。大大小小大：大：一般对单个计数器译码，如例一般对单个计数器译码，如例1 1。小小大大小：小：对多个计数器构成的整体译码，如例对多个计数器构成的整体译码，如例2 2。第60页/共76页五、移位寄存器型计数器1.构成：移位寄存器+反馈逻辑电路，如图所示。2.环形计数器 四位环形

28、计数器的电路如图所示。D DIRIRCLKCLKFF1FF1FFn-1FFn-1FF0FF0反反 馈馈 逻逻 辑辑 电电 路路QQ1D1DQQ C1C1QQ1D1DQQ C1C1QQ1D1DQQ C1C1DIRCLKFF1FF0FF2FF3Q3Q1DQC1Q1DQC1Q1DQC1Q1DQC1Q2Q0Q1第61页/共76页状态转换图：状态转换图：0001000110001000001000100100010000110011100110010110011011001100011101111011101111101110110111010101010110101010000000001111111

29、1Q Q0 0Q Q1 1Q Q2 2Q Q3 3几进制计数器？几进制计数器？四进制计数器；四进制计数器；加计数器还是减计数器？加计数器还是减计数器？看计数结果的编码方式，若编码方看计数结果的编码方式，若编码方式为：式为：0001000100，1000110001，0100201002，0010300103构成加计数构成加计数器；若编码方式为：器；若编码方式为：0001300013，1000210002，0100101001，0010000100则构成减计数器。则构成减计数器。若电路的初始状态为若电路的初始状态为00010001，则在时钟的作用下，电路的状，则在时钟的作用下，电路的状态按态按0

30、001000110000100001000011000010000100001的次序循环变化。用电路的次序循环变化。用电路的不同状态能够表示输入时钟信号的数目，可以把这个电路作的不同状态能够表示输入时钟信号的数目，可以把这个电路作为时钟脉冲计数器。为时钟脉冲计数器。有效循环有效循环 无无 效效 循循 环环第62页/共76页状态转换图：状态转换图：000100011000100000100010010001000011001110011001011001101100110001110111101110111110111011011101010101011010101000000000111111

31、11Q Q0 0Q Q1 1Q Q2 2Q Q3 3能否自启动？能否自启动？不能，因为存在无效循环。不能，因为存在无效循环。将反馈逻辑修改为：将反馈逻辑修改为：，便能自启，便能自启动。动。能自启动的能自启动的电路电路和和状态转换图状态转换图如图所示。如图所示。时序图时序图P309P309图图6.3.516.3.51。从时序图可知，该电路能将脉冲轮流分。从时序图可知，该电路能将脉冲轮流分配给各输出端，所以又称为配给各输出端，所以又称为顺序脉冲发生器或环形脉冲分配器顺序脉冲发生器或环形脉冲分配器。有效循环有效循环 无无 效效 循循 环环第63页/共76页可自启动的环形计数器环形计数器的状态转换图第

32、64页/共76页有关计数器的说有关计数器的说明明(均以加计数器为例均以加计数器为例)1.1.二进制计数器的称呼二进制计数器的称呼 一个计数器能否称作二进制计数器，应看它是否满足二进制一个计数器能否称作二进制计数器，应看它是否满足二进制计数器的计数规律，有计数器的计数规律，有两个特点两个特点：1 1）满时全）满时全1 1，空时全，空时全0 0；2 2）状态总数：）状态总数：M=2M=2n n （n n位数）位数）如图所示三个状态转换图，只有第一个能称二进制计数器，如图所示三个状态转换图，只有第一个能称二进制计数器，其余两个应分别称四进制计数器和三进制计数器。其余两个应分别称四进制计数器和三进制计

33、数器。00 000101 1110 1110 00 000101 1011 1011 00 000101 10 102.2.如何判断多级计数器的的低位和高位？如何判断多级计数器的的低位和高位？若干各小进制计数器串联，就有低位计数器和高位计数器的若干各小进制计数器串联，就有低位计数器和高位计数器的判断问题。按串接原则，低位只作判断问题。按串接原则，低位只作+1+1计数操作，高位有计数操作，高位有+1+1计数和计数和第65页/共76页保持两种操作，故凡固定接成加计数器的计数器，便是最低位计保持两种操作，故凡固定接成加计数器的计数器，便是最低位计数器，否则便是高位计数器。数器，否则便是高位计数器。第

34、66页/共76页6.4 6.4 时序电路的设计时序电路的设计 根据给定的功能要求，设计一个满足要求的电路根据给定的功能要求，设计一个满足要求的电路设计步骤：设计步骤：1.1.逻辑抽象：逻辑抽象：将功能要求的文字描述抽象为状态转换图描述将功能要求的文字描述抽象为状态转换图描述:（1 1）确定输入变量、输出变量及状态变量（用符号表示）；）确定输入变量、输出变量及状态变量（用符号表示）；根据功能的要求：根据功能的要求：条件条件X,X,结果结果Y,Y,需记载的输入历史需记载的输入历史Q;Q;（2 2）逻辑赋值明确符号）逻辑赋值明确符号0 0、1 1的逻辑含义；的逻辑含义；（3 3）根据逻辑功能要求画出

35、）根据逻辑功能要求画出原始状态转换图原始状态转换图。2.2.状态化简：状态化简：去掉多余状态；去掉多余状态；3.3.状态编码：状态编码：用代码表示原始状态转换图中的符号；用代码表示原始状态转换图中的符号；4.4.选定选定FFFF的类型，的类型，并将状态转换图转换为方程式；并将状态转换图转换为方程式；5.5.根据输出方程和驱动方程画逻辑图；根据输出方程和驱动方程画逻辑图；6.6.检查电路能否自启动，检查电路能否自启动，若不能自启动，应使其能够自启动。若不能自启动，应使其能够自启动。第67页/共76页教材教材P319P319例例6.4.26.4.2：设计一个串行数据检测器。对它的要求是：连：设计一

36、个串行数据检测器。对它的要求是：连续输入续输入3 3个或个或3 3个以上的个以上的1 1时输出为时输出为1 1，其他输入情况为，其他输入情况为0 0。解：解：1.1.逻辑抽象逻辑抽象 （1 1）确定输入变量、输出变量及状态变量（用符号表示）确定输入变量、输出变量及状态变量（用符号表示）串行数据检测器的结构框图如图所示：检测器有一个输入信串行数据检测器的结构框图如图所示：检测器有一个输入信号号x x，输入串行数据；有一个输出信号，输入串行数据；有一个输出信号y y，反映检测结果。，反映检测结果。从给定因果关系中的条件和结果确定输入变量、输出变量：从给定因果关系中的条件和结果确定输入变量、输出变量

37、：出现出现“111”111”序列序列 没出现没出现“111”111”序列序列 输入数据输入数据 0 0 输入数据输入数据 1 1结果结果y条件条件x序列检测器序列检测器x xy y串行数据串行数据 检测结果检测结果需记载的输入历史数连续输入需记载的输入历史数连续输入“1”1”的个数，应记住的个数，应记住下面四种下面四种：a.a.未曾输入未曾输入1 1数连续输入数连续输入“1”1”的起点的起点S S0 0（即初始状态）；（即初始状态）；第68页/共76页b.b.从起点开始，从起点开始，曾输入一个曾输入一个1 1已经出现序列中的第一个已经出现序列中的第一个1 1S S1 1；c.c.从起点开始，从

38、起点开始，曾连续输入两个曾连续输入两个1 1已经出现序列中的第二个已经出现序列中的第二个1 1SS2 2；d.d.从起点开始，从起点开始，曾连续输入三个或三个以上曾连续输入三个或三个以上1 1已形成已形成“111”111”序列，序列，此后，若再输入此后，若再输入1 1，仍在序列中，仍在序列中S S3 3。（2 2）逻辑赋值）逻辑赋值 令：令：x x=0 =0 表示输入数据表示输入数据0 0；x x=1 =1 表示输入数据表示输入数据1 1；y=0 y=0 没出现没出现“111”111”序列序列 y=1 y=1 出现出现“111”111”序列序列（3 3）画原始状态转换图，如图所示。）画原始状态

39、转换图，如图所示。2.2.状态化简状态化简 去掉去掉多余多余的状态。的状态。两个状态，若在相同输入下，有相同的输出和次态，则两个状态，若在相同输入下，有相同的输出和次态，则这两个这两个状态是等价的状态是等价的，可去掉其中的一个。，可去掉其中的一个。S S0 0 S S3 3S S2 2 S S1 11/11/11/01/01/01/00/00/00/00/00/00/00/00/01/11/1S Sx/yx/y第69页/共76页3.3.状态编码状态编码 用代码表示符号用代码表示符号S S0 0SS2 2。代码位数：至少用两位，现用两位。代码位数：至少用两位，现用两位。编码方式：编码方式：000

40、0，0101，1010，1111中用哪三个与中用哪三个与S S0 0SS2 2三个符号对应，三个符号对应，以及如何对应？以及如何对应？若用若用00S00S0 0；01 01 S S1 1；10 10 SS2 2；1111不用。则可画出编码后的不用。则可画出编码后的状态转换图，如图状态转换图，如图6-476-47所示。所示。图图6-456-45中，中，S S2 2和和S S3 3是等价的。拿去是等价的。拿去S S3 3后得到化简后的状态转换后得到化简后的状态转换图，如图图，如图6-466-46所示。所示。S S0 0S S2 2 S S1 11/01/01/01/00/00/00/00/00/0

41、0/01/11/1S Sx/yx/y图图 6-466-46QQ1 1QQ0 0 00001010 01011/01/01/01/00/00/00/00/00/00/01/11/1x/yx/y图图 6-476-47第70页/共76页两位代码两位代码QQ有两个变量有两个变量QQ1 1、QQ0 0；QQ1 1QQ0 0=00S=00S0 0，QQ1 1QQ0 0=01=01SS1 1,Q,Q1 1QQ0 0=10=10SS2 2。4.4.选定选定FFFF类型，状态转换图类型，状态转换图方程式方程式 选用边沿选用边沿JK FFJK FF，下降沿触发。，下降沿触发。状态转换图状态转换图方程式的流程如图方

42、程式的流程如图6-486-48所示。所示。画几张画几张K K图？几变量图？几变量K K图？图？输出输出K K图：图：yxyx、，如图，如图6-496-49所示。所示。状态转换图状态转换图输出输出K K图图状态状态K K图图输出方程输出方程状态方程状态方程特征方程特征方程驱动方程驱动方程图 6-48编码后，状态变量的确定和赋值也随之完成。编码后，状态变量的确定和赋值也随之完成。第71页/共76页从从K K图写得输出方程和状态方程：图写得输出方程和状态方程：将状态方程写成将状态方程写成JK FFJK FF特性方程的形式：特性方程的形式：Q Q1 1Q Q0 01 1 0 00 00 0 0 00

43、000 01 11 1000 01 11 100 01 1x xy yQ Q1 1Q Q0 01 10 01 10 00 01 10000 0 00 00 00 000 01 11 1000 01 11 100 01 1x xQ Q1 1*Q Q0 0*QQ1 1QQ0 0 00001010 01011/01/01/01/00/00/00/00/00/00/01/11/1x/yx/y图图6-496-49图图6-506-50 第72页/共76页 将无效状态Q1Q0=11带入状态方程，得电路的状态转换图，从而可知该电路能够自启动。6.检查电路能否自启动与与JK FFJK FF的特性方程比较，可得驱

44、动方程：的特性方程比较，可得驱动方程：5.根据输出方程和驱动方程画逻辑图：CLK 1J C11K&1J C11K&FF0 FF1x1yQ1Q0 0 00 0 11111 10 0 0 01 11/11/11/01/01/01/00/00/00/00/00/00/00/00/01/11/1QQ1 1QQ0 0 x/yx/y第73页/共76页第六章第六章 小结小结 本章讲了四个问题：本章讲了四个问题：1.1.时序电路的特点时序电路的特点 功能特点：功能特点：任一时刻电路的输出，不仅与该时刻输入变量的任一时刻电路的输出，不仅与该时刻输入变量的取值有关，而且与输入变量过去的取值有关。取值有关，而且与输

45、入变量过去的取值有关。电路结构特点电路结构特点：（1 1）电路由组合电路和存储电路两部分构成，存储电路必）电路由组合电路和存储电路两部分构成，存储电路必不可少；（不可少；（2 2）存在组合电路）存在组合电路存储电路存储电路组合电路的反馈。组合电路的反馈。2.2.同步时序电路的分析方法同步时序电路的分析方法 功能的四种描述方法：方程式、状态转换表、状态转换图和功能的四种描述方法：方程式、状态转换表、状态转换图和时序图。时序图。同步时序电路的分析流程。同步时序电路的分析流程。第74页/共76页3.3.常用时序电路常用时序电路 介绍了寄存器、计数器、顺序脉冲发生器、串行加法器和序介绍了寄存器、计数器、顺序脉冲发生器、串行加法器和序列检测器：功能、电路及工作原理、应用。列检测器：功能、电路及工作原理、应用。对对MSIMSI7419474194、7416174161、7416074160要会看会用。要会看会用。4.4.时序电路的设计方法时序电路的设计方法 uu 重点：重点：（1 1）同步时序电路的分析方法）同步时序电路的分析方法 （2 2）计数器）计数器第75页/共76页感谢您的观看。第76页/共76页