《时序逻辑电路d.pptx》由会员分享，可在线阅读，更多相关《时序逻辑电路d.pptx（77页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、8位位CMOS寄存器寄存器74LV374高阻高阻HHH高阻高阻LLH存入数据，禁止输出存入数据，禁止输出HHL对应内部触发对应内部触发器的状态器的状态LLL存入和读出数据存入和读出数据Q0Q7DNCP输出输出内部触发器内部触发器输输 入入工作模式工作模式第1页/共77页2、移位寄存器移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。码向高位或向低位移动的逻辑功能部件。按移动方式分按移动方式分单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器左移位寄存器左移位寄存器移位寄存器的逻辑功能分类移
2、位寄存器的逻辑功能分类移位寄存器的逻辑功能移位寄存器的逻辑功能右移位寄存器右移位寄存器第2页/共77页n右移右移(串行输入串行输入/串行输出串行输出)Q3Q2Q1Q0MSBLSBn左移左移(串行输入串行输入/串行输出串行输出)数据从高位移向低位数据从高位移向低位Q3Q2Q1Q0数据从低位移向高位数据从低位移向高位常见的几种移位寄存器数据传送转换方式常见的几种移位寄存器数据传送转换方式第3页/共77页n环行右移环行右移 n左移左移(串行输入串行输入/并行输出并行输出)n环行左移环行左移n右移右移(并行输入并行输入/串行输出串行输出)Q0Q1 Q2Q3Q3Q2 Q1Q0Q3Q2 Q1Q0Q3Q2
3、Q1Q0第4页/共77页移位寄存器在串行通信中的应用移位寄存器在串行通信中的应用计算机计算机A移移 位位寄存器寄存器A并入并入-串出串出和和串入串入-并出并出计算机计算机B移移 位位寄存器寄存器B串入串入-并出并出和和并入并入-串出串出并行数据线并行数据线串行通讯线串行通讯线并行数据线并行数据线第5页/共77页(1)(1)基本移位寄存器基本移位寄存器（a a）电路）电路串行数据输入端串行数据输入端串行数据输出端串行数据输出端并行数据输出端并行数据输出端第6页/共77页D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn2Q
4、n+1=DD触发器的特性方程触发器的特性方程:2、写出激励方程：、写出激励方程：3、写出状态方程：、写出状态方程：(b).(b).工作原理工作原理(电路分析电路分析)D2=Qn1D0 D2 D1 D3 1、了解电路组成、了解电路组成第7页/共77页 1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF31CP 后2CP 后3CP 后4CP 后1101 1 Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn21011第8页/共77页DSI=11010000,从高位开始输入从高位开始输入 经过经过4个个CP脉冲作用后，从脉冲作用后
5、，从DS 端串行输入的数码就可以从端串行输入的数码就可以从Q0 Q1 Q2 Q3并行并行输出。输出。串入串入并出并出 经过经过8个个CP 脉冲作用后，从脉冲作用后，从DSI 端串行输入的数码就可以从端串行输入的数码就可以从Q3 端串端串行输出。行输出。串入串入串出串出00001000011011001011010100100001第9页/共77页（2 2）典型集成电路）典型集成电路内部逻辑图内部逻辑图8 8位移位寄存器位移位寄存器74HC/HCT1640(1)D第10页/共77页2.多功能双向移位寄存器多功能双向移位寄存器多功能移位寄存器工作模式简图多功能移位寄存器工作模式简图（1）工作原理）
6、工作原理高位移向低位高位移向低位-左移左移低位移向高位低位移向高位-右移右移第11页/共77页（2）典型集成电路）典型集成电路CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 数据选择器数据选择器左移串行输出左移串行输出右移串行输入右移串行输入右移串行输出右移串行输出左移串行输入左移串行输入并行输入并行输入第12页/共77页左移串行输出左移串行输出右移串行输出右移串行输出右移串行输入右移串行输入左移串行输入左移串行输入（2）典型集成电路）典型集成电路CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 第13页/共77页n并行置数并行置数数据选择器输入数据选择器
7、输入3 3当当S1S0=11 Clear=1触发器的触发器的D 端端等等于并行输入数据于并行输入数据11（2）典型集成电路）典型集成电路CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 第14页/共77页n右移右移数据选择起输入数据选择起输入2 2当当 S1S0=10 Clear=1每个触发器的每个触发器的D 输入端等于低位输入端等于低位的输出状态的输出状态.01在在CLK 的作用下的作用下,数据右移数据右移（2）典型集成电路）典型集成电路CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 第15页/共77页n左移左移数据选择器输入数据选择器输入1当当 S1S
8、0=01 Clear=1 每个触发器每个触发器 D 端端的输入等于高位的输入等于高位的输出状态的输出状态10 在在CLK的作用的作用下下,数据串行左移数据串行左移（2）典型集成电路）典型集成电路CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 第16页/共77页n状态不变状态不变数据选择器输入数据选择器输入0当当 S1S0=00 Clear=1 每个触发器的每个触发器的 D端端等于其输出状态等于其输出状态00（2）典型集成电路）典型集成电路CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 第17页/共77页n清零清零当当 Clear=0 所有触发器所有触发器
9、同时被清零同时被清零0（2）典型集成电路）典型集成电路CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 第18页/共77页74HCT194的功能表的功能表 异步清零异步清零 同步置数同步置数右移右移-低位向高位移动低位向高位移动左移左移-高位向低位移动高位向低位移动 保持保持7D3D2D1D0DI3*DI2*DI1*DI0*HHH6H HLHH5LLLHH4HHHLH3LLHLH2LLH1LLLLLDI3DI2DI1DI0左左移移DSL右右移移DSRS0S1行行并行输入并行输入时钟时钟CP串行输串行输入入控制信控制信号号清清零零输输 出出输输 入入第19页/共77页例例 时序
10、脉冲产生器。电路如图所示。画出时序脉冲产生器。电路如图所示。画出 Q0Q3的波的波形，分析逻辑功能。形，分析逻辑功能。解：解：启动信号的低电平到来，在启动信号的低电平到来，在CP 的上升沿的上升沿:S1=1 S0=1,同步置数同步置数 Q0Q3=0111因为在移位过程中因为在移位过程中Q0Q3总有总有一个为一个为0，S1S0=01不变，则不变，则74194始终工作在低位向高位始终工作在低位向高位循环移位的状态。循环移位的状态。启动信号为启动信号为1后后:S1=0 S0=1,低位移向高位低位移向高位,Q0n+1=DSR=Qn3 Q3n+1=Qn2 Q2n+1=Qn1 Q1n+1=Qn0第20页/
11、共77页起动信号作用后的波形图起动信号作用后的波形图01111011110111100111Q0Q3Q2Q11011110111100111Q0n+1=DSR=Qn3 Q3n+1=Qn2 Q2n+1=Qn1 Q1n+1=Qn0第21页/共77页Q0Q1Q2Q3DSR12345678CLK9n例例2 2 分析如图所示电路画出图中分析如图所示电路画出图中 DSL,Q0,Q1,Q2,Q3.的工作波形的工作波形S1S0CQ3 Q2 Q1 Q0D3 D2 D1 D0DSL74HC194DSR01CLK 这是一个这是一个 Johson 计数器计数器.共有共有8个计数状态个计数状态Clock pulseQ3
12、Q2Q1Q00123456780 0 0 00 0 0 10 0 1 10 1 1 11 1 1 11 1 1 01 1 0 01 0 0 00 0 0 0第22页/共77页2、计数器的分类计数器的分类按脉冲输入方式，分为同步和异步计数器按脉冲输入方式，分为同步和异步计数器按进位体制，分为二进制、十进制和任意进制计数器按进位体制，分为二进制、十进制和任意进制计数器按逻辑功能，分为加法、减法和可逆计数器按逻辑功能，分为加法、减法和可逆计数器概概 述述1、计数器的逻辑功能计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时
13、、产生节拍脉冲和脉冲序列及进行数字用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。运算等等。7.1 计计 数数 器器第23页/共77页同步计数器同步计数器异步计数器异步计数器加计数器加计数器减计数器减计数器可逆计数器可逆计数器二进制计数器二进制计数器非二进制计数器非二进制计数器 十进制计数器十进制计数器 任意进制计数器任意进制计数器加计数器加计数器减计数器减计数器可逆计数器可逆计数器二进制计数器二进制计数器非二进制计数器非二进制计数器 十进制计数器十进制计数器 任意进制计数器任意进制计数器计数器的分类计数器的分类第24页/共77页1、二进制计数器二进制计数器(1)异步二进制计数器异步
14、二进制计数器-4位异步二进制加法计数器位异步二进制加法计数器 工作原理工作原理第25页/共77页 FF0 R CR Q0 1 FF1 R FF2 R FF3 R 1 CP Q1 Q2 Q3 1 1 1 1 Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 C C C C 第26页/共77页结论结论:计数器的功能：不仅可以计数也可作为分频器计数器的功能：不仅可以计数也可作为分频器。第27页/共77页如考虑每个触发器都有如考虑每个触发器都有1tpd的延时，电路会出现什么问题？的延时，电路会出现什么问题？异步计数脉冲的最小周期异步计数脉冲的最小周期 Tmin=n tpd。（。（n为位数）为位数）如如T
15、CP 4tpd 时，电路会出现计数器工作不稳定的现象时，电路会出现计数器工作不稳定的现象1000第28页/共77页4位二进制计数器状态表计数顺序计数顺序电路状态电路状态进位输出进位输出Q3Q2Q1Q00000001000102001003001104010005010106011007011108100009100101010100111011012110001311010141110015111111600000Q0在每个在每个CP都翻转一次都翻转一次Q1仅在仅在Q0=1后的下一个后的下一个CP到来时翻转到来时翻转FF0可采用可采用T=1的的T触发器触发器FF1可采用可采用T=Q0的的T触发
16、器触发器Q3仅在仅在Q0=Q1=Q2=1后的下后的下一个一个CP到来时翻转到来时翻转FF2可采用可采用T=Q0Q1的的T 触发触发器器Q2仅在仅在Q0=Q1=1后的下一个后的下一个CP到来时翻转到来时翻转FF3可采用可采用T=Q0Q1Q2T的的触发器触发器(设计设计)(2)二进制同步加计数器二进制同步加计数器第29页/共77页4位二进制同步加计数器逻辑图位二进制同步加计数器逻辑图CE=0保持不变保持不变CE=1计数计数第30页/共77页4位二进制同步加计数器时序图位二进制同步加计数器时序图第31页/共77页(2)典型典型 集成计数器集成计数器74LVC1612选选1数据选择器数据选择器74LV
17、C161-4位同步加法计数器位同步加法计数器同步置数同步置数异步清零异步清零计数计数CE第32页/共77页74LVC161逻辑功能表逻辑功能表异步清零异步清零保持原有状态不变保持原有状态不变计数计数CP每来一个上升沿，计数器的数值增每来一个上升沿，计数器的数值增1。同步并行预置数据同步并行预置数据0000*数数计计HHHH*持持保保LHH*持持保保LHH*D0D1D2D3D0D1D2D3LHLLLLLLTCQ0Q1Q2Q3D0D1D2D3CPCETCEP进进位位计计 数数预置数据输入预置数据输入时钟时钟使能使能预置预置清零清零输输 出出输输 入入D3 D2 D1D0第33页/共77页(2)(2
18、)时序图时序图TC=CETQ3Q2Q1Q00000001110110111111100001000010001000100010001000011第34页/共77页74LVC161逻辑功能表逻辑功能表输输 入入输输 出出清零清零预置预置使能使能时钟时钟预置数据输入预置数据输入计计 数数进进位位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保保持持*HHL保保持持*HHHH计计数数*2、在计数过程中置、在计数过程中置0，去除若干状态，去除若干状态,构构成任意进制计数器成任意进制计数器1 1、设置初始状态为、设置初始状态为0000000
19、0CR的作用？的作用？PE的作用？的作用？1、设置初始状态为、设置初始状态为D3D2D1D02、在计数过程中置数，去除若干状态、在计数过程中置数，去除若干状态,构成任意进制计数器构成任意进制计数器第35页/共77页异步异步置零置零4 4位二进制计数器状态表位二进制计数器状态表十六进制计数器十六进制计数器十三进制计数器十三进制计数器4位二进制计数器状态表00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3电路状态计数顺序利用异步置零输入端，在利用异步
20、置零输入端，在M进制计数器的计数过程中，跳过进制计数器的计数过程中，跳过M-N个状态，可得到个状态，可得到N进制计数器进制计数器第36页/共77页4位二进制计数器状态表00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3电路状态计数顺序异步异步清零清零反馈清零法：利用异步置零输入端，在反馈清零法：利用异步置零输入端，在M进制计数器的计数过进制计数器的计数过程中，跳过程中，跳过M-N个状态，得到个状态，得到N进制计数器的方法。进制计数器的方法。例例2
21、 利用利用异步清零输入端异步清零输入端,用用74161构成九进制加计数器。构成九进制加计数器。用用74161构成任意进制加计数器构成任意进制加计数器第37页/共77页工作波形工作波形状态图状态图第38页/共77页4位二进制计数器状态表00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3电路状态计数顺序如何用如何用74VC163采用采用反馈清零法构成九进制反馈清零法构成九进制?同步同步清零清零74VC163与与 74VC161逻逻 辑辑 功功能相同能
22、相同,仅清零方式不同仅清零方式不同.74VC163为同步清零为同步清零.用用逻逻辑辑功功能能相相同同,仅仅清清零零方方式式不不同同的的集集成成计计数数器器，用用反反馈馈清清零零法法构构成成相相同同进进制制的的计计数数器器，清清零零信信号号的的产产生生电电路路是是不同的。不同的。第39页/共77页4位二进制计数器状态表00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3电路状态计数顺序同步同步置零置零用用74161构成任意进制加计数器。构成任意进制加
23、计数器。反馈置数法反馈置数法:利用同步置数端，在利用同步置数端，在M进制计数器的计数过程中，进制计数器的计数过程中，跳过跳过M-N个状态，得到个状态，得到N进制计数器的方法。进制计数器的方法。例例2 利用同步置数端利用同步置数端,用用74161构成九构成九进制加计数器进制加计数器(1)第40页/共77页工作波形工作波形状态图状态图第41页/共77页4位二进制计数器状态表00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3电路状态计数顺序用反馈置数法
24、构成九进制加法用反馈置数法构成九进制加法计数器计数器(2)(2)10 11采用相同的方法采用相同的方法,如何构成十如何构成十进制计数器进制计数器?采用相同的方法采用相同的方法,如何构成十如何构成十三进制计数器三进制计数器?第42页/共77页12345678910波形图：波形图：该计数器的模为该计数器的模为9 9。第43页/共77页采用相同的方法采用相同的方法,如何构成十如何构成十进制计数器进制计数器?采用相同的方法采用相同的方法,如何构成十如何构成十三进制计数器三进制计数器?4位二进制计数器状态表0000161111150111141011130011121101110101101001900
25、0181110701106101050010411003010021000100000Q0Q1Q2Q3电路状态计数顺序 00 1101 10第44页/共77页应应用用M进进制制中中规规模模集集成成器器件件实实现现任任意意模模值值N计计数数器器时时，主主要要是是从从M进进制制计计数数器器的的状状态态转转移移表表中中跳跳跃跃(MN)个个状状态态，从从而而得得到到N个状态的计数器。个状态的计数器。反馈清零法反馈清零法-利用清除端复位的方法利用清除端复位的方法如如中中规规模模M 进进制制计计数数器器从从S0 状状态态开开始始计计数数，在在输输入入N 个个计计数数脉脉冲冲脉脉冲冲后后,利利用用SN 状状
26、态态产产生生一一个个清清除除信信号号，使使计计数数器器返返回回到到S0 状状态态，这这样样就就跳跳跃跃了了(MN)个个状状态态，从从而而实实现现模模值值为为N的的计计数器。数器。M进制中规模集成器件实现任意模值进制中规模集成器件实现任意模值N(NM)计数器的方法计数器的方法第45页/共77页利用中规模集成器件的置数输入端，以置入某一固定利用中规模集成器件的置数输入端，以置入某一固定二进制数值，使二进制数值，使M进制计数跳跃进制计数跳跃(MN)个状态，实现模值为个状态，实现模值为N的计数器。的计数器。归纳归纳:该置位预置方法中的电路结构是一种固定结构。该置位预置方法中的电路结构是一种固定结构。如
27、如果果需需要要改改变变模模值值M，只只要要将将置置数数输输入入端端D3D0的的输入数据置为输入数据置为N的补码。的补码。(包括包括1111状态状态)反馈置数法反馈置数法-利用置数输入端的置数的方法利用置数输入端的置数的方法第46页/共77页用用74LVC161构成模构成模216的同步二进制计数器的同步二进制计数器第47页/共77页应用举例应用举例序列信号发生器序列信号发生器在在CP的作用下，的作用下，Y端产生端产生00010111循环序列信号循环序列信号如要求如要求Y端产生端产生10110010循环序列信号，如何改变电路的连接？循环序列信号，如何改变电路的连接？01 1CPD774LS151
28、D0 D1 D2 D3 D4 D5 D6 EN CBAYD7 第48页/共77页（1 1）工作原理）工作原理置初态置初态Q3Q2Q1Q0=0001，基本环形计数器基本环形计数器状态图状态图3.3.环形计数器环形计数器第一个第一个CP:Q3Q2Q1Q0=0010，第二个第二个CP:Q3Q2Q1Q0=0100，第三个第三个CP:Q3Q2Q1Q0=1000，第四个第四个CP:Q3Q2Q1Q0=0001，第五个第五个CP:Q3Q2Q1Q0=0010，第49页/共77页a a、电路、电路 扭环形计数器扭环形计数器b b、状态表、状态表状态编号状态编号Q4Q3Q2Q1Q000000010000120001
29、1300111401111511111611110711100811000910000c c、状态图、状态图置初态置初态Q3Q2Q1Q0=0001，第50页/共77页a a、电路、电路 扭环形计数器扭环形计数器第51页/共77页状态编号状态编号Q4Q3Q2Q1Q0000000100001200011300111401111511111611110711100811000910000译码电路简单译码电路简单,且不会出现竞争冒险且不会出现竞争冒险第52页/共77页1.通用阵列逻辑（通用阵列逻辑（GAL）在在PLA和和PAL基础上发展起来的增强型器件基础上发展起来的增强型器件.电路设计者可根据电路设
30、计者可根据需要编程，对宏单元的内部电路进行不同模式的组合，从而使输需要编程，对宏单元的内部电路进行不同模式的组合，从而使输出功能具有一定的灵活性和通用性。出功能具有一定的灵活性和通用性。时序可编程逻辑器件的主要类型时序可编程逻辑器件的主要类型2.复杂可编程逻辑器件（复杂可编程逻辑器件（CPLD）集成了多个逻辑单元块，每个逻辑块就相当于一个集成了多个逻辑单元块，每个逻辑块就相当于一个GAL器件。器件。这些逻辑块可以通过共享可编程开关阵列组成的互连资源，实现这些逻辑块可以通过共享可编程开关阵列组成的互连资源，实现它们之间的信息交换，也可以与周围的它们之间的信息交换，也可以与周围的I/O模块相连，实
31、现与芯片模块相连，实现与芯片外部交换信息。外部交换信息。6.7 时序可编程通用阵列逻辑器件时序可编程通用阵列逻辑器件(GAL)第53页/共77页3.现场可编程门阵列（现场可编程门阵列（FPGA）芯片内部主要由许多不同功能的可编程逻辑模块组成，靠芯片内部主要由许多不同功能的可编程逻辑模块组成，靠纵横交错的分布式可编程互联线连接起来，可构成极其复杂纵横交错的分布式可编程互联线连接起来，可构成极其复杂的逻辑电路。它更适合于实现多级逻辑功能，并且具有更高的逻辑电路。它更适合于实现多级逻辑功能，并且具有更高的集成密度和应用灵活性在软件上，亦有相应的操作系统配的集成密度和应用灵活性在软件上，亦有相应的操作
32、系统配套。这样，可使整个数字系统（包括软、硬件系统）都在单套。这样，可使整个数字系统（包括软、硬件系统）都在单个芯片上运行，即所谓的个芯片上运行，即所谓的SOC技术。技术。第54页/共77页时序可编程通用阵列逻辑器件时序可编程通用阵列逻辑器件(GAL)2、输出结构类型太多，给设计和使用带来不便。、输出结构类型太多，给设计和使用带来不便。2、输出端设置了可编程的输出逻辑宏单元（、输出端设置了可编程的输出逻辑宏单元（OLMC）通过编）通过编程可将程可将OLMC设置成不同的工作状态，即一片设置成不同的工作状态，即一片GAL便可实现便可实现PAL 的的5种输出工作模式。器件的通用性强；种输出工作模式。
33、器件的通用性强；GAL的优点：的优点：1、由于采用的是双极型熔丝工艺，一旦编程后不能修改；、由于采用的是双极型熔丝工艺，一旦编程后不能修改；PAL的不足：的不足：1、采用电可擦除的、采用电可擦除的E2CMOS工艺可以多次编程；工艺可以多次编程；3、GAL工作速度快，功耗小工作速度快，功耗小第55页/共77页6.7.1 时序可编程逻辑器件中的宏单元时序可编程逻辑器件中的宏单元第56页/共77页1、GAL的基本结构：的基本结构：PLD基本结构基本结构OLMCC通过编程可将通过编程可将OLMC设置为不同工设置为不同工作状态，实现用一片作状态，实现用一片GAL器件达到器件达到产生多种输出结构的目的产生
34、多种输出结构的目的6.7.3 通用阵列逻辑通用阵列逻辑GAL第57页/共77页可编程与阵列可编程与阵列（3264位）位）2、GAL举例举例GAL16V8的电路结构图的电路结构图8个个输输入入缓缓冲冲器器298个反馈个反馈/输入输入缓冲器缓冲器8个三态个三态输出缓冲输出缓冲器器12198个输出逻辑宏单个输出逻辑宏单元元OLMC输出使能缓输出使能缓冲器冲器第58页/共77页 GAL的电路结构与的电路结构与PAL类似，由可编程的与逻辑阵列、类似，由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路组成，但固定的或逻辑阵列和输出电路组成，但GAL的输出端增设了的输出端增设了可编程的的输出逻辑宏单元（可编程
35、的的输出逻辑宏单元（OLMC）。通过编程可将）。通过编程可将OLMC设置为不同的工作状态，可实现设置为不同的工作状态，可实现PAL的所有输出结构，的所有输出结构，产生组合、时序逻辑电路输出。产生组合、时序逻辑电路输出。第59页/共77页1 1个异或门个异或门1个个D触发器触发器当当XOR（n）=1时，异或门对时，异或门对A反；反；当当XOR（n）=0时，异或门输出为时，异或门输出为A。数据选择器数据选择器第60页/共77页乘积项数据选择乘积项数据选择器器(2(2选选1)1)输出数据选择器输出数据选择器(2(2选选1)1)三态数据选择器三态数据选择器(4(4选选1)1)反馈数据选择器反馈数据选择
36、器(4(4选选1)1)4 4个数据选择器：用不同的控制字实现不同的输出电路结构形式个数据选择器：用不同的控制字实现不同的输出电路结构形式第61页/共77页结构控制字结构控制字结构控制字结构控制字极性控制字极性控制字AC0、AC1(n)、XOR(n)由结构控制字给出，通过对结构控制字编程，由结构控制字给出，通过对结构控制字编程，就可将就可将OLMC设定为不同的工作模式设定为不同的工作模式第62页/共77页乘积项数据选择器：乘积项数据选择器：根据根据AC0和和AC1(n)决定与逻辑阵列的第一乘决定与逻辑阵列的第一乘积项是否作为或门的一个输入端。只有在积项是否作为或门的一个输入端。只有在G1的输出为
37、的输出为1时，第一乘时，第一乘积项是或门的一个输入端。积项是或门的一个输入端。乘积项数据选择器乘积项数据选择器(2选选1)第63页/共77页OMUX：根据：根据AC0和和AC1(n)决定决定OLMC是组合输出还是寄存器是组合输出还是寄存器输出模式输出模式输出数据选择器输出数据选择器(2选选1)OMUXG2输出为输出为0:OLMC是组合输出方式是组合输出方式G2输出为输出为1：OLMC是是寄存器寄存器输出方式输出方式0 1第64页/共77页三态数据选择器三态数据选择器(4(4选选1)1)三态数据选择器受三态数据选择器受AC0和和AC1(n)的控制，用于选择输出三态缓冲器的控制，用于选择输出三态缓
38、冲器的选通信号。可分别选择的选通信号。可分别选择VCC、地、地、OE和第一乘积项。和第一乘积项。工作AC0 AC1(n)TX（输出）（输出）0 1地电平地电平0 0VCC1 0OE1 1第一乘积项第一乘积项工作工作高阻高阻OE=1，工作，工作OE=0，高阻，高阻1，工作，工作0，高阻，高阻三态缓冲器三态缓冲器的工作状态的工作状态第65页/共77页FMUX根据根据AC0和和AC1(n)的编码，实现不同电信号的反向传输的编码，实现不同电信号的反向传输。反馈数据选择器反馈数据选择器(4选选1)OMUX第66页/共77页FMUS将相邻输出接至与逻辑阵列的输入上。将相邻输出接至与逻辑阵列的输入上。TSM
39、UX使三态门处于高阻状态使三态门处于高阻状态I/O(n)作为输入端作为输入端PTMUS将第一乘积项送入或门将第一乘积项送入或门OMMUX传异或门输出传异或门输出01当当AC0=0 AC1(n)=1（SYN=1）0101第67页/共77页OLMC工作在专用输入模式工作在专用输入模式等效电路等效电路：当当AC0=0 AC1(n)=1（SYN=1）第68页/共77页地电平经地电平经FMUX反向输入与阵列反向输入与阵列VCC经经TSMUX送三态门使能端使其工作，与或函数输出送三态门使能端使其工作，与或函数输出PTMUS将第一乘积项送入或门将第一乘积项送入或门OMMUX异或门输出经异或门输出经OMUX到
40、三态门输入端到三态门输入端0 00 0当AC0=0 AC1(n)=0时（SYN=1）1000第69页/共77页等效电路：等效电路：OLMC工作工作在专用组合输出模式在专用组合输出模式当AC0=0 AC1(n)=0时（SYN=1）第70页/共77页当当AC0=1 AC1(n)=0（SYN=0）Q经经FMUX反向输入与阵列反向输入与阵列 OE经经TSMUX送三态门使能端，触发器送三态门使能端，触发器Q的状态由的状态由OE控制输出控制输出第一乘积项送入或门第一乘积项送入或门D触发器的输出经触发器的输出经OMUX送到三态门输入端送到三态门输入端111 010第71页/共77页寄存器输出模式寄存器输出模
41、式等效电路为：等效电路为：第72页/共77页OLMC工作在专用输入模式工作在专用输入模式当当AC0=0 AC1(n)=（SYN=1）OLMC工作工作在专用组合输出模式在专用组合输出模式当AC0=0 AC1(n)=0时（SYN=1）寄存器输出模式寄存器输出模式当当AC0=1 AC1(n)=0（SYN=0）第73页/共77页3、结构控制字、结构控制字 GAL器件的各种功能配置是由结构控制字来控制的。用户可通过编程软件自器件的各种功能配置是由结构控制字来控制的。用户可通过编程软件自动设置动设置4个结构控制字，就可使个结构控制字，就可使OLMC定义成如下表所示的五种不同的功能组合。定义成如下表所示的五
42、种不同的功能组合。功功 能能SYNAC0 AC1(n)XOR(n)输出相位输出相位备备 注注专用输入专用输入101 1，11脚为数据输入端，输脚为数据输入端，输出三态门禁止出三态门禁止 专用组合输专用组合输出出10001反相反相同相同相1，11脚为数据输入端，组脚为数据输入端，组合输出，三态门选通合输出，三态门选通 反馈组合输反馈组合输出出11101反相反相同相同相同上，三态门由第一乘积项同上，三态门由第一乘积项选通，反馈取自选通，反馈取自I/O口口时序电路中时序电路中的组合输出的组合输出01101反相反相同相同相1脚接脚接CP，11脚接脚接OE，该，该宏单元为组合输出，但至少宏单元为组合输出，但至少有一个宏单元为寄存器输出有一个宏单元为寄存器输出寄存器输出寄存器输出01001反相反相同相同相1脚接脚接CP，11接接OE从表中可以看出，只要给器件写入不同的结构控制字，就能够得到从表中可以看出，只要给器件写入不同的结构控制字，就能够得到不同类型的输出结构。不同类型的输出结构。一片一片GAL可以实现可以实现410片中小规模集成电路的功能片中小规模集成电路的功能第74页/共77页GAL16V8的整体资源的整体资源第75页/共77页5.GAL的编程与开发的编程与开发软件工具软件工具硬件工具硬件工具第76页/共77页感谢您的观看！第77页/共77页