《数字电子技术基础课件阎石主编.pptx》由会员分享，可在线阅读，更多相关《数字电子技术基础课件阎石主编.pptx（114页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电路组合逻辑电路时序逻辑电路 任一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关。任一时刻的输出不仅取决于现时的输入，而且还与电路原来状态 有关。4.1 概述第1页/共114页组合逻辑电路的框图组合逻辑电路的框图 组合逻辑电路在电路结构上不包含存储单元，仅仅是由各种门电路组成，第2页/共114页4.2 组合逻辑电路的分析和设计方法4.2.1 组合逻辑电路的分析方法组合逻辑电路图写出逻辑表达式分析方法步骤：化简说明功能列真值表已知逻辑电路说明逻辑功能分 析第3页/共114页逻辑图逻辑表达式 1 1 最简与或表达式化简 2 2 从输入到输出逐级写出第4页/共114页最简与或表达式 3 真
2、值表 3 4 电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。4 00010111第5页/共114页第6页/共114页解：第7页/共114页 由真值表知：该电路可用来判别输入的4位二进制数数值的范围。第8页/共114页第9页/共114页这是一个全加器电路第10页/共114页形式变换写出表达式并简化4.2.2 组合逻辑电路的设计方法根据实际逻辑问题最简单逻辑电路设 计步骤：确定输入、输出列出真值表分析题意，将设计 要求转化为逻辑关系，这一步为设计组合逻辑电路的关键根据设计要求根据设计所
3、用芯片要求画逻辑电路图选择所需门电路第11页/共114页例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现.解:1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为 L，多数赞成时是“1”，否则是“0”。第12页/共114页2.根据题意列出真值表A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 3.画出卡诺图化简：ABC000011111011110000ABB
4、CACL=AC+BC+AB第13页/共114页4、用与非门实现逻辑电路ABCL第14页/共114页例4.2.2：解:取红、黄、绿三盏灯分别用R、A、G表示，设灯亮为“1”，不亮为“0”；故障信号为输出变量用Z表示，规定正常为“0”，不正常为“1”。R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1、列真值表2、写逻辑函数式第15页/共114页3、化简RAG000011111011111000RGRAAG第16页/共114页4、画逻辑图第17页/共114页用与非门实现第18页/共114页用与或非门实现
5、RAG000011111011111000第19页/共114页 4.3 若干常用的组合逻辑电路4.3.1 编码器编码：用二进制代码来表示某一信息（文字、数字、符号）的过程。实现编码操作的电路称为编码器。编码器高？低？码？第20页/共114页普通编码器3位二进制（8线3线）编码器真值表任何时刻只允许输入一个编码信号，否则输出将发生混乱。一、二进制编码器输入端：2n输出端：n高电平有效第21页/共114页图4.3.2第22页/共114页优先编码器 在优先编码器电路中，允许同时输入两个以上编码信号。编码时只对优先权最高的进行编码。8线3线优先编码器74LS148逻辑图（图4.3.3）。选通输入端选通
6、输出端扩展端第23页/共114页输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效低电平表示“电路工作，但无编码输入”低电平表示“电路工作，且有编码输入”第24页/共114页例4.3.1：试用两片74LS148组成16线4线优先编码器。优先权最高 均无信号时，才允许对 输入信号编码。第25页/共114页00101111111001111101(1)片处于编码状态,(2)片被封锁。第26页/共114页1 11 11 11 110(2)片处于编码状态11101001010111 01 01第27页/共114页二、二十进制编码器输入端10 个，输出端4个，也称10线4线编码器。集成10线-4线优先
7、编码器输入输出均低电平有效。功能表见表4.3.3第28页/共114页4.3.2 译码器译码：将二进制代码翻译成对应的输出信号的过程。译码是编码的逆过程。实现译码操作的电路称为译码器。常用的译码器有:二进制译码器、二十进制译码器、显示译码器三类。第29页/共114页一、二进制译码器 输入端：n 输出端：2n 二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。第30页/共114页 2 线 4线译码器74LS139（输出低电平有效）真值表 0 0 1 1 1 00 1 1 1 0 11 0 1 0 1 11 1 0
8、1 1 1 A1A0画关于 的卡诺图A1A001111100第31页/共114页 3位二进制译码器(3线-8线译码器)输入：3位二进制代码输出：8个互斥的信号（高电平有效）第32页/共114页74HC138集成译码器S=1,译码器正常工作100片选输入端（使能端）输出低电平有效地址输入端第33页/共114页3线8线译码器74HC138功能表第34页/共114页当S1=1,=0,=0（即S=1）时，可得输出第35页/共114页第36页/共114页例4.3.2：试用两片3线8线译码器74HC138组成4线16线译码器。第37页/共114页(1)片工作，(2)片禁止。若输入D3D2D1D0=0100
9、时，译码器_输出_。000（1）11110111第38页/共114页(2)片工作，(1)片禁止。若输入D3D2D1D0=1101时，译码器_输出_。111（2）11111011第39页/共114页二、二十进制译码器输入端：4 输出端：10二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。第40页/共114页集成8421 BCD码译码器74LS42第41页/共114页三、显示译码器 用来驱动各种显示器件，从而将用
10、二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。数字、文字、符号代码译码器显示器第42页/共114页 半导体数码管显示器件：常用的是七段显示器件abcdefg第43页/共114页第44页/共114页abcdefg510YaYbYgabg510510发光二极管Ya-Yg:控制信号高电平时,对应的LED亮低电平时,对应的LED灭第45页/共114页abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e第46页/共114页 BCD七段显示译码器A3-A0:输入数据要设计的七段显示译码器aYaYb
11、YcYdYeYfYg译 码 器A3A2A1A0bcdefg第47页/共114页十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1
12、 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9 第48页/共114页A3A2A1A000110100100111101111111000000001Ya先设计输出Ya的逻辑表示式及电路图第49页/共114页七段显示译码器7448引脚排列图灯测试输入灭零输入灭灯输入灭零输出第50页/共114页图4.3.18 用7448驱动BS201的连接方法第51页/共114页RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示0 0 0 6 7.9 0 0第52页/共114页四、译码器的应用 例4.3.3：试用3线8线译码器74HC138设计一个多输出的组
13、合逻辑电路。输出逻辑函数式为第53页/共114页解：化为最小项之和的形式：第54页/共114页当S1=1,S2=S3=0时,令A2=A,A1=B,A0=C,则第55页/共114页画电路图第56页/共114页例：分析下图电路逻辑功能。第57页/共114页解：第58页/共114页这是一个全加器电路第59页/共114页4.3.3 数据分配器与数据选择器定义：将公共数据线上的信号根据需要送到多个 不同通道上去的逻辑电路。一、数据分配器框图：输入端:1个输出端:2n个第60页/共114页由74HC138构成的1路-8路数据分配器数据输入端地址输入端数据输出端第61页/共114页二、数据选择器 定义：根据
14、需要将多路信号中选择一路送到公共数据线上的逻辑电路(又称多路开关).n位通道选择信号数据选择器D0D1D2D2n-1Y输入端：2n个输出端：1个第62页/共114页1、2选1数据选择器 A F 0 D0 1 D1集成化 D0D1FA1&D0D1A1F输入数据输出数 据控制信号 第63页/共114页真值表地址变量输入数据由地址码决定从路输入中选择哪路输出。2、4选1数据选择器第64页/共114页A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 D0A0D3D2D1A1Y即：第65页/共114页型号:74HC153 双4选1数据选择器集成电路数据选择器 选通控制端S为低电平有
15、效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y0。输出输入A1A0Y1100 0 00 1 01 0 01 1 0D10D11D12D13第66页/共114页集成8选1数据选择器74HC151第67页/共114页74HC151的真值表第68页/共114页扩展:例4.3.4用双4选1数据选择器构成8选1数据选择器.A2=0时，上边一半数据选择器工作，数据D0D3选择一路输出；A2=1时，下边一半数据选择器工作，数据D4D7选择一路输出。第69页/共114页2片8选1数据选择器74LS151构成16选1的数据选择器第70页/共114页用数据选择器设计组合逻辑电路步骤：1.列出所求逻
16、辑函数的真值表，写出其最小项表达式。2.根据上述函数包含的变量数，选定数据选择器。3.对照比较所求逻辑函数式和数据选择器的输出表达式确定选择器输入变量的表达式或取值。4.按照求出的表达式或取值连接电路，画电路连线图。第71页/共114页确定数据选择器确定地址变量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。3个变量，选用4选1数据选择器。A1=A、A0=B逻辑函数 1 选用74HC153 2 74HC153有两个地址变量。第72页/共114页求Di 3 （1）公式法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较L和Y，得：3 第73页/共114
17、页画连线图 4 4 第74页/共114页求Di的方法（2）真值表法C=1时L=1，故D0=CL=0，故D2=0L=1，故D3=1C=0时L=1，故D1=C第75页/共114页求Di的方法（3）图形法D0D1D3D2第76页/共114页解：例4.3.6对照74HC151输出表达式，求Di写出最小项表达式 选用8选1数据选择器74HC151，当S=0时，令A2=A、A1=B、A0=C,代入上式得：第77页/共114页比较L和Y，得：画连线图第78页/共114页另解:写出最小项表达式选用双4选1数据选择器74HC153其中的一半，当S1=0时，令A1=A、A0=B,代入上式得：对照74HC153输出
18、表达式，求Di可得：D10C D11C D12=C D13=C 第79页/共114页画连线图第80页/共114页例4.3.5（例4.2.2交通灯监视电 路）：解:取红、黄、绿三盏灯分别用R、A、G表示，设灯亮为“1”，不亮为“0”；故障信号为输出变量用Z表示，规定正常为“0”，不正常为“1”。R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 列真值表 写逻辑函数式第81页/共114页 选2个地址输入端的4选1数据选择器(74HC153）当S1=0时，令A1=R、A0=A,代入上式得：对照74HC153
19、输出表达式，求Di可得：D10G D11G D12=G D13=1 第82页/共114页画连线图第83页/共114页例：分析下图电路逻辑功能。第84页/共114页解:S1=S2=074HC153正常工作，且A1=A,A0=B第85页/共114页这是一个全加器电路第86页/共114页数据分配器和数据选择器一起构成数据分时传送系统第87页/共114页4.3.4 加法器举例：A=1101,B=1001,计算A+B1 1 0 11 0 0 1+011010011第88页/共114页加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数
20、、被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。第89页/共114页（1）半加器：半加运算不考虑从低位来的进位A-加数;B-被加数;S-本位和;Co-进位。真值表1位加法器第90页/共114页逻辑图逻辑符号2个输入端2个输出端第91页/共114页（2）全加器：A-加数；B-被加数；Ci-低位的进位；S-本位和；Co-进位。逻辑状态表见下页 相加过程中，既考虑加数、被加数又考虑低位的进位。第92页/共114页第93页/共114页课本上采用了圈0的方法3个输入端2个输出端双全加器74LS183第94页/共114页（1）串行进位加法器如图：用全加器实现4位二进制数相加。
21、低位全加器进位输出 高位全加器进位输入注意：CI0=0和进位多位加法器（2）超前进位加法器第95页/共114页例4.3.7解：BCD码+0011=余3码设输入8421码用变量DCBA表示，输出余三码用变量Y3Y2Y1Y0表示。则有Y3Y2Y1Y0 DCBA+0011第96页/共114页解：设输入余三码用变量DCBA表示，输出8421码用变量Y3Y2Y1Y0表示。则有Y3Y2Y1Y0 DCBA+0011补DCBA+1101用一片74LS283将余三码转换成8421BCD码。余3码0011=BCD码第97页/共114页全减器真值表A-被减数；B-减数；C-低位的借位；D-本位差；J-向高位的借位。
22、第98页/共114页4.3.5 数值比较器定义：对两数A、B（可以是一位，也可是多 位）进行大小比较的逻辑电路。比较 的结果有AB、AB)I(AB)Y(AB3A3B2A2B1A1B0A0B0A0=B0A0=B0A0=B01 0 00 1 00 0 11 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 00 0 1第103页/共114页集成数值比较器 第104页/共114页例4.3.8 试用两片74LS85组成一个8位数值比较器。第105页/共114页第106页/共114页 4.4 组合逻辑电路中的竞争冒险现象 在组合电路中，当输入信号的状态改变时，
23、输出端可能会出现不正常的干扰 信号，使电路产生错误的输出，这种现象称为 竞争冒险。一.竞争冒险的概念第107页/共114页原因：主要是门电路的延迟时间产生的。干扰信号 二.产生竞争冒险的原因第108页/共114页三.检查竞争冒险的方法只要输出端的逻辑函数在一定条件下能简化成或则可出现竞争冒险现象。第109页/共114页当B=C=1时，YA+A存在竞争冒险当A=C=0时存在竞争冒险图(a)图(b)第110页/共114页四.消除竞争冒险的方法接入滤波电容引入选通脉冲修改逻辑设计（增加冗余项）第111页/共114页作业P210 （1）4.3 （2）4.5 （3）4.9 （4）4.11 （5）4.12 （6）4.18第112页/共114页熟练掌握组合逻辑的分析(按部就班)熟练掌握一些简单组合逻辑电路的设计熟练掌握常用组合逻辑电路的分析和设计方法(编码器译码器数据选择器加法器数值比较器)第113页/共114页感谢您的观看！第114页/共114页