《组合逻辑电路与时序逻辑电路(课堂PPT).ppt》由会员分享，可在线阅读，更多相关《组合逻辑电路与时序逻辑电路(课堂PPT).ppt（94页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、电子电工技术基础,广州机电技师学院（番禺校区）,wanghz.660,第,11,章,组合逻辑电路,与时序逻辑电路,知识目标,理解组合逻辑电路的读图方法和步骤。,了解典型编码、译码集成电路的引脚功能，会根据功能表正确使用。,了解半导体数码管的基本结构和工作原理。,熟悉,RS,触发器、,JK,触发器、,D,触发器的逻辑功能。,了解集成移位寄存器的基本功能和应用。,掌握典型计数集成电路的引脚功能和应用常识。,技能目标,会用编码、译码集成电路组装应用电路。,会对,RS,触发器、,JK,触发器、,D,触发器进行逻辑功能的检测。,能用典型计数集成电路装配计数功能电路。,11.1,组合逻辑电路,11.2,触
2、发器,11.3,时序逻辑电路,11.4,技能实训,11.1,组合逻辑电路,组合逻辑电路是由与门、或门、与非门、或非门等几种逻辑电路组合而成的,11.1.1,组合逻辑电路的读图方法,组合逻辑电路的读图步骤一般按图,11.2,所示的方法进行。,图,11.2,组合逻辑电路的读图步骤,（,1,）根据给定的逻辑原理电路图，由输入到输出逐级推导出输出逻辑函数表达式。,（,2,）对所得到的表达式进行化简和变换，得到最简式。,（,3,）依据简化的逻辑函数表达式列出真值表，根据真值表分析、确定电路所完成的逻辑功能。,11.1.2,编码器,在数字电路中，经常要把输入的各种信号（例如十进制数、文字、符号等）转换成若
3、干位二进制码，这种转换过程称为编码。,能够完成编码功能的组合逻辑电路称为编码器,1,二进制编码器,图,11.4 3,位二进制编码器示意图,图,11.5 3,位二进制编码器逻辑图,2,二,-,十进制编码器,图,11.6,二,-,十进制编码器示意图,11.1.3,译码器,译码是编码的逆过程，其功能是把某种代码“翻译”成一个相应的输出信号,1,通用译码器,通用译码器常用的有二进制译码器、二,-,十进制译码器。,（,1,）二进制译码器。,现以,74LS138,集成电路为例介绍,3-8,线译码器。,图,11.8 2-4,线译码器方框图,图,11.9 74LS138,集成译码器,（,2,）二,-,十进制译
4、码器。,图,11.10,所示为,74LS42,译码器的集成电路引脚排列图。,图,11.10 74LS42,译码器引脚功能图,2,显示译码器,（,1,）数码显示器。,图,11.11,七段数码显示器,（,2,）显示译码集成电路。,图,11.14 CT5449,外引脚排列图,11.2,触发器,在数字电路和计算机系统中，需要具有记忆和存储功能的逻辑部件，触发器就是组成这类逻辑部件的基本单元。,11.2.1,基本,RS,触发器,1,电路组成,图,11.17,基本,RS,触发器,2,逻辑功能,11.2.2,同步,RS,触发器,在数字系统中，通常由时钟脉冲,CP,来控制触发器按一定的节拍同步动作，即在时钟脉
5、冲到来时输入触发信号才起作用。由时钟脉冲控制的,RS,触发器称为同步,RS,触发器，也称为钟控,RS,触发器，时钟脉冲,CP,通常又称为同步信号。,1,电路结构,图,11.20,同步,RS,触发器,2,工作原理,（,1,）无时钟脉冲作用时（,CP=0,），与非门,G,3,、,G,4,均被封锁，,R,、,S,输入信号不起作用，触发器维持原状态不变，即处于保持状态。,（,2,）有时钟脉冲输入时（,CP=1,），,G,3,、,G,4,门打开，,R,、,S,输入信号才能分别通过,G,3,、,G,4,门加在基本,RS,触发器的输入端，从而使触发器翻转。,11.2.3 JK,触发器,为了避免,RS,触发器
6、存在的不确定状态，在,RS,触发器的基础上发展了几种不同逻辑功能的触发器，常用的有,JK,、,D,和,T,触发器，下面讨论,JK,触发器。,1,电路组成和电路符号,图,11.22 JK,触发器电路符号,2,逻辑功能,JK,触发器不仅可以避免不确定状态，而且增加了触发器的逻辑功能，其逻辑功能如下。,（,1,）,J=0,，,K=0,，,Q,n,+1,=Q,n,，输出保持原态不变。,（,2,）,J=1,，,K=0,，,Q,n,+1,=1,，触发器被置,1,态。,（,3,）,J=0,，,K=l,，,Q,n,+1,=0,，触发器被置,0,态输出。,（,4,）,J=1,，,K=1,，每来一个,CP,，触发
7、器状态就翻转一次。,3,集成,JK,触发器,图,11.23 JK,触发器,74LS76,11.2.4 D,触发器,D,触发器只有一个信号输入端，时钟脉冲,CP,未到来时，输入端的信号不起任何作用；只在,CP,信号到来的瞬间，输出立即变成与输入相同的电平，即,Q,n,+1,=D,。,1,电路符号,图,11.24 D,触发器,2,逻辑功能分析,当输入,D=1,时，,J=1,，,K=0,，时钟脉冲,CP,加入后，,Q,端置,1,，输出端,Q,与输入端,D,状态一致。,当输入,D=0,时，,J=0,，,K=1,，时钟脉冲,CP,加入后，,Q,端复,0,，也是与输入端,D,状态一致，即,Q,n,+1,=
8、D,，表明输出端,Q,与输入端,D,状态一致。,3,集成,D,触发器,D,触发器有,TTL,型和,CMOS,型两类。常用的,TTL,型双,D,触发器,74LS74,引脚功能如图,11.25,所示，,CMOS,型双,D,触发器,CC4013,引脚功能如图,11.26,所示。,图,11.25 74LS74,引脚功能,图,11.26 CC4013,引脚功能,11.3,时序逻辑电路,11.3.1,寄存器,寄存器主要用来暂存数码和信息，在计算机系统中常常要将二进制数码暂时存放起来等待处理，这就需要由寄存器存储参加运算的数据。,寄存器由触发器和门电路组成，一个触发器只能存放一位二进制数码，存放,N,位二进
9、制数码就需要,N,个触发器。,寄存器有多种类型，按寄存器功能的不同，可分为数码寄存器和移位寄存器；按寄存器输入、输出方式不同，可分为并行方式和串行方式。,并行方式是各位数码从寄存器各个触发器同时输入或同时输出，如图,11.33,（,a,）所示；串行方式是各位数码从寄存器输入端逐个输入，在输出端是逐个输出，如图,11.33,（,b,）所示。,图,11.33,寄存器输入、输出数码的方式,1,数码寄存器,（,1,）电路组成。,图,11.34 4,位数码寄存器,（,2,）工作原理。,第,1,步，寄存前先清零。,第,2,步，接收脉冲控制数据寄存。,2,移位寄存器,（,1,）电路组成。,图,11.35 4
10、,位左移寄存器,（,2,）工作过程。,图,11.36,左移寄存器工作状态示意图,11.3.2,计数器,1,二进制计数器,每输入一个脉冲，就进行一次加,1,运算的计数器称为加法计数器，也称为递增计数器。,图,11.37 4,位二进制异步递增计数器逻辑图,图,11.38 4,位二进制递增计数器时序图,2,十进制计数器,（,1,）电路组成。,（,2,）工作原理。,计数器输入,0,9,个计数脉冲时，工作过程与,4,位二进制异步加法计数器完全相同，第,9,个计数脉冲后，,Q,3,Q,2,Q,1,Q,0,状态为,1001,。,第,10,个计数脉冲到来后，,Q,0,由,1,变,0,，其负跳变脉冲输入到,FF
11、,1,和,FF,3,的输入端,Cl,。因,FF,1,的输入端,J=0,，所以,Q,1,仍为,0,。,在,FF,3,的输入端,J=Q,2,Q,1,=0,，因而,FF,3,置,0,态。,此时计数器状态恢复为,0000,，跳过了,1010,1111,这,6,个状态，同时,Q,3,输出负跳变进位脉冲，从而实现,842lBCD,码十进制递增计数的功能。,图,11.39,异步十进制加法计数器,3,集成计数器的应用,（,1,）计数集成电路。,图,11.40,计数集成电路,74LS160,V,CC,接电源正端，,GND,接地端。,是清零端，将 置于低电平，计数器实现清零。,Q,0,Q,3,为,842lBD,码
12、的,4,位数码输出端。,D,0,D,3,为并行数据输入端，是并行数据控制端。,为低电平，并在,CP,脉冲到来时，输出端,Q,0,Q,3,与并行数据输入端,D,0,D,3,状态一致。,CT,T,、,CT,P,是计数控制端，全为高电平时为计数状态，若其中有一个是低电平，则处于保持数据的状态。,CO,是进位输出端，当计数发生溢出时，从,CO,端送出正跳变进位脉冲。,（,2,）计数集成电路的连接。,图,11.41,模为,100,的计数器连接图,11.4,技能实训,任务一,制作数码显示计数器,1,实训目的,（,1,）通过实训，熟悉计数电路、译码电路、数码显示器外形及引脚功能。,（,2,）学会对十进制计数
13、器进行安装和功能测试。,2,器材准备,直流稳压电源、万用表、计数电路,74LS161,、译码电路,74LS48,、数码显示器,BS202,、数字电路实验装置、组装工具一套。,3,实训相关知识,通过上网搜寻或查找图书，查阅集成电路,74LS161,、,74LS48,的相关资料，了解其逻辑功能，列出功能表，并说明各引脚的作用。,4,实训内容与步骤,（,1,）按图,11.45,所示连接电路，注意图中,74LS48,的 、脚和,74LS161,的 、,CTP,、,CTT,脚应置于高电平。,（,2,）检查电路连线无误后，,V,CC,端接上,+5V,电源。,（,3,）在计数器的,CP,端连续输入单个脉冲，
14、观测数码器的显示结果，并用万用表对,74LS48,的,a,g,引脚电平进行测量，记录于表,11.14,中。,图,11.45,十进制数码显示计数器,5,问题讨论,（,1,）若将,74LS48,的 脚置于低电平，对计数器的工作有何影响？,（,2,）若数码显示器的,a,段缺画，分析故障可能原因，并说明检修方法。,1,实训目的,（,1,）认识集成移位寄存器的外形及引脚功能。,（,2,）掌握组装数字电路的基本技能,2,器材准备,稳压电源、万用表、脉冲信号发生器、电子套件、组装工具一套。,3,实训相关知识,本实验使用的,74LS194,集成电路是一块,4,位双向移位寄存器，实物外形及引脚功能图如图,11.
15、46,所示。,图,11.46 74LS194,实物外形及引脚功能图,4,实训内容与步骤,图,11.47,所示为寄存器控制彩灯的电路，电路装配图如图,11.48,所示，,图,11.47,寄存器控制彩灯电路,（,1,）安装完成寄存器控制彩灯电路后，对照电路原理图进行检查，无误后方可通电测试。,（,2,）将脉冲信号发生器产生的矩形脉冲,CP,送入,74LSl94,的,11,脚。,（,3,）将寄存器清零。开关,Sr,按下为,0,状态，寄存器设置为清零状态，观察输出发光二极管的状态。,图,11.48,寄存器控制彩灯装配图（可用,Protel,绘制）,（,4,）设置为右移串行寄存器。,（,5,）左移串行寄存器。,（,6,）并行寄存器。,5,问题讨论,（,1,）移位寄存器,74LS194,有几种寄存工作状态？如何进行设置？,（,2,）移位寄存器,74LS194,的并行输入端是哪几个引脚？串行输入端是哪个引脚？,（,3,）移位寄存器,74LS194,的,11,脚若开路，对寄存器的正常工作有什么影响？分析原因。,