《2022年数字电子技术试题模板A.doc》由会员分享，可在线阅读，更多相关《2022年数字电子技术试题模板A.doc（7页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、命题方式： 单独命题 佛山科学技术学院2009 2010 学年第 2 学期 数字电子技术 课程期 末 考试试题A 专业、班级： 姓名： 学号： 题 号一二三四五六七八总成绩得 分一、 填空：（每题2分，10小题共20分）1 十进制数83对应的二进制数是_，8421BCD码是_。2 数字逻辑电路的输入输出状态采纳电平H（高电平）、L（低电平）表示，假如规定_ 称之为负逻辑体制。3 在逻辑运算中，3种根本的逻辑运算是_。4 集成逻辑门电路在使用时，一般不会让多余的输入端 。5 编码器的逻辑功能是 _。6 逻辑电路中，三态输出门的“三态”是指_。7 锁存器和触发器是构成各种时序电路的存储单元电路，其
2、共同特点是都具有0和1两种状态，其差异是_。8 依照使用功能的不同，半导体存储器能够分为两大类：_。9 单稳态触发器有一个稳态和一个暂稳态，依照这一特点，可应用于哪些方面（例举2个）_。10 8位D/A转换器工作在单极性电压输出状态，设基准电压为5V ，当D/A转换器的输入数字量为10011010时，输出的模仿电压值为_。二、 选择题：（每题2分，共20分）1 设2输入端“与非”门的输入为X和Y，输出为Z，要使Z=1，X和Y必须满足（ ）A均为1B 均为0C 至少一个为02 D触发器在时钟脉冲作用下的次态取决于（ ）A输入DB 现态C 现态和D3 设计一个同步12进制计数器，至少需要触发器（
3、）A3个B 4个C 12个4以下说法不正确的选项（ ）ATTL即数字逻辑电路 BMOS即金属-氧化物-半导体CCMOS即互补金属-氧化物-半导体。5 逻辑函数F=AB和逻辑函数满足关系（ ）A B C F=G6 施密特触发器属于电平触发器，关于缓慢变化的信号仍然适用，当输入信号增加或减少时，施密特触发器电路有（ ）阈值电压。A一样 B VDD/2 C 不同7 卡诺图化简包含无关最小项的逻辑函数时，应将无关最小项（ ）A当成“1”B 当成“0”C 依照需要当成“1”或“0”8二进制译码器是一种能将n个输入变量变成（ ）个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电
4、路。An B2n C2n9TTL逻辑门电路输出高电平的典型值是（ ）A 5.0V B 3.6V C 2.0V10下更说法不正确的选项（ ）。A同步时序逻辑电路包含存储单元 B同步时序逻辑电路没有统一的时钟信号 C同步时序逻辑电路有统一的时钟信号三、 计算或简答（每题5分，共15分）1.化简2.卡诺图化简F(A,B,C,D)=m(0,2,4,6,9,13)+ d(1,3,5,7,11,15)3简述设计同步时序逻辑电路的一般步骤四、 已经知道输入信号A、B和时钟信号CP的波形（时间图）如以下图所示，画出逻辑图中触发器Q端的输出波形，设触发器初态为0。（6分） 五、 已经知道逻辑电路如以下图所示,分
5、析该电路的功能（10分）六、 请设计1位十进制数的数值范围指示组合逻辑电路。电路的输入A，B，C，D是1位十进制数X的8421BCD码（X=8A+4B+2C+D），输出F为数值范围指示。要求当X5时，输出F=0，否则F=1。（10分）七、用4位二进制同步加法计数器74161和适当的门电路构成12进制加法计数器。要求：1设初始状态为0000，画出状态变化图；（5分）2在下面给定的图上画出连线图，标出各输入端的状态。（5分）74161功能表清零RD预置LD使 能EP ET时钟CP预置数据输入A B C D输 出QA QB QC QDLHHHHXLHHHX XX XL XX LH HXXXX X X XA B C DX X X XX X X XX X X XL L L LA B C D保 持保 持计 数 RCO为进位输出端 八、按步骤分析以下图所示同步时序电路。（9分）