《2023年计算机组成原理考点整理.pdf》由会员分享，可在线阅读，更多相关《2023年计算机组成原理考点整理.pdf（59页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 408-计算机组成原理考点整理 一.计算机系统概述 1.发展历史 电子管 晶体管 中小规模集成电路 超大规模集成电路 2.摩尔定理 3.冯诺伊曼结构特点 采用“存储程序”的工作方式，控制流驱动方式，按地址访问并顺序执行指令 计算机硬件系统由输入输出设备、存储器、运算器、控制器 5 大部件组成 指令和数据以同等地位存储 指令和数据均为二进制码 指令由操作码和地址码组成 4.计算机功能部件 输入设备 输出设备 存储器 主存储器（内存储器）按地址存取方式 组成 地址寄存器 MAR 存放访存地址 位数对应存储单元个数 数据寄存器 MDR 暂存要读写的信息 与存储字长相等 时序控制逻辑 产生存储器操作
2、所需的各种时序信号 辅助存储器（外存储器）运算器 核心 算术逻辑单元 ALU 必备寄存器 累加器 ACC 乘商寄存器 MQ 操作数寄存器 X 控制器 组成 控制单元 CU Control Unit 程序计数器 PC Program Counter 存放当前欲执行指令 指令寄存器 IR Instrument Register 存放当前正在执行的指令 5.CPU ALU 通用寄存器组 GPRs 标志寄存器 控制器 指令寄存器 IR 程序计数器 PC 存储器地址寄存器 MAR 存储器数据寄存器 MDR 6.计算机软件 系统软件和应用软件 系统软件 基础软件 作为系统资源提供给用户使用 主要有 操作系
3、统 OS 数据库管理软件 DBMS 语言处理程序 分布式软件系统 网络软件系统 标准库程序 服务性程序 应用软件 用户为解决某个应用领域中的各类问题而编制的程序、三个级别的语言 机器语言 二进制代码语言 计算机唯一可以直接识别和执行的语言 汇编语言 助记符 高级语言 翻译程序 汇编程序 将汇编程序汇编成机器程序 解释程序 不生成目标语言代码，同声传译 编译程序 生成目标语言代码，笔译 软件和硬件的逻辑等价性 某一功能，既可用软件实现，又可用硬件实现 7.层次结构 下层是上层的基础，上层是下层的扩展 8.计算机的性能指标 机器字长、指令字长和存储字长 字长也称机器字长是计算机进行一次整数运算（即
4、定点整数运算）所能处理的二进制数据的位数 指令字长是一个指令字中包含的二进制代码的位数 存储字长是一个存储单元存储的二进制代码的长度 字长越长，数的表示范围越大，计算精度越高 数据通路带宽 数据总线一次所能并行传送信息的位数 主存容量 主存储器所能存储信息的最大容量 运算速度 吞吐量 响应时间 CPU 时钟周期 主频 CPI CPU 执行时间 MIPS MFLOPS、GFLOPS、TFLOPS、PFLOPS、EFLOPS、ZFLOPS 基准程序 对于不同的应用场景选择不同的基准程序 不一定准确 9.系列机 基本特性：指令系统向后兼容 10.兼容 计算机软件或硬件之间的通用性 向前兼容（Forw
5、ard Compatibility）：指老的版本的软硬件可以使用新版本的软硬件产生的数据。“Forward”一词在这里有“未来”的意思，我认为翻译成“向未来”更加形象一些，不知是哪位先人翻译成了“向前”，很多时候汉语中这个“向前”是指“从前”还是“之后”是有歧义的。向上兼容（Upward Compatibility）：与向前兼容相同。向后兼容（Backward Compatibility）：指新的版本的软硬件可以使用老版本的软硬件产生的数据。向下兼容（Downward Compatibility）：与向后兼容相同。11.软件的可移植性 不同系列计算机之间软件通用的可能 高级语言具有较好的可移植
6、性 12.固件 程序固化在 ROM 中的组成的部件 执行速度快于软件，灵活性高于硬件 二.数值的表示与运算 1.数制与编码 进位之间的相互转换 基数 每个数位所用到的不同数码的个数 除基取余法（整数部分）乘基取余法（小数部分）真值 自然语言中的数字 机器数 真值在机器中的存储形式 BCD码 8421 码 余 3 码 2421 码 定点数的编码表示 定点小数 纯小数 约定小数点位置在符号位之后 定点整数 纯整数 约定小数点位置在最低有效位之后 原码 符号位+数的绝对值 反码 整数与原码相同 负数原码的数值位取反，符号位不变 补码 整数与原码相同 负数反码数值位+1 移码 只能表示整数 补码符号位
7、取反 便于两个数之间的比较 定点补码整数表示整数，定点原码小数表示浮点数的尾数部分，移码表示浮点数的阶码部分 原、反、补、移码之间的转换 各种码基本特性 定点小数和定点整数的表示范围 2.运算方法与运算电路 基础运算部件 一位全加器 本位、进位 串行进位加法器 并行进位加法器 全先行进位加法器 两级或多级先行进位加法器 移位运算 算术移位 操作对象为有符号数 逻辑移位 操作对象为无符号数 循环移位 加减运算 原码的加减运算 补码的加减运算 和无符号数运算规则相同，电路实现相同 电路实现 标志位的生成 溢出判别方法 一位符号位 双符号位 存储时只用存储一个符号位 一位符号位根据数据位的进位判断
8、乘法运算 原码一位乘法 逻辑右移 符号位不参加运算 累加-右移 例 补码一位乘法 Booth 算法 算术右移 符号位参与运算 被乘数一般取双符号位 部分积取双符号位 成熟取单符号位 例 除法运算 原码除法运算 恢复余数法 不恢复余数法 符号和值分开运算 补码除法运算 总结 C 语言中的整数类型及类型转换 有符号数和无符号数的转换 机器保存的值不变，解释这些值的方式改变 不同字长整数之间的转换 大字长转换为小字长时，高位舍弃 小字长转换为大字长时，对应位相等，符号位填充高位（无符号数填 0）数据的存储与排列 大端存储 数据高位存放在低地址 符合人类认知 小端存储 数据低位存放在低地址 便于机器处
9、理 边界对齐 以半字或字为单位，不够的填充空白字符 空间换时间 虽然造成了空间的浪费，但提高了取指令和取数的速度 精简指令系统计算机 RISC 通常采用边界对齐方式 浮点数的表示与运算 表示格式 阶数 指数的幂 基数 指数的底数 尾数 精度 规格化 IEEE 754标准 浮点数加减运算 对阶 尾数加减 规格化 舍入 0 舍 1 入 若被舍弃位是 1，则尾数+1，重新舍入 恒置 1 恒置 0 判断溢出 例 类型转换 三.存储系统 1.概述 分类 计算机中作用（层次）分类 主存储器 CPU 可直接进行访问 辅助存储器 高速缓冲存储器 cache 位于 CPU 和主存之间 存储介质 磁表面存储器 磁
10、盘、磁带 磁芯存储器 半导体存储器 MOS 型存储器、双极型存储器 光存储器 光盘 存取方式 随机存储器 RAM 随机存取 SRAM cache 六晶体管 DRAM 主存 栅极电容 只读存储器 ROM 随机存取 串行访问存储器 顺序存取存储器 只能按照某种顺序存取 磁带 直接存取存储器 先随机查找到某一片区域，然后顺序查找相关内容 磁盘、光盘 信息的可保存性 易失性存储器 RAM 非易失性存储器 ROM 破坏性读出 非破坏性读出 性能指标 存储容量 存储容量=存储字数字长 单位成本 每位价格=总成本/总容量 存储速度 存取时间 启动一次存储器操作到完成该操作所经历的时间 分为读出时间和写入时间
11、 存取周期 又称读写周期或访问周期 连续两次独立访问存储器操作（读或写操作）之间所需的最小时间间隔 主存带宽 又称数据传输率 存取时间与存取周期（存储周期）之间的关系 多级层次的存储系统 目的 为了解决存储系统大容量、高速度和低成本3 个相互制约的矛盾 上一层存储器作为低一层存储器的高速缓存 主存和 cache之间的数据调动由硬件自动完成，对所有程序员透明 主存和辅存之间的数据调到由硬件和操作系统共同完成，对应用程序员透明 2.主存储器 SRAM v.s.DRAM DRAM 栅极电容 电容上的电荷一般只能维持 12ms，通常取 2ms 作为一个刷新周期 刷新 集中刷新 在一个刷新周期内，利用一
12、端固定的时间一次对存储器的所有行进行逐一再生 这段时间被称为“死时间”，又称访存“死区”优点 读写操作时不受刷新工作的影响 缺点 集中刷新期间（死区）不能访问存储器 分散刷新 将每行的刷新分散到各个工作周期中 优点 没有死区 缺点 加长了系统的存取周期，降低了整机速度 异步刷新 将刷新时间 2ms 除以行数，分散刷新 优点 避免 CPU 连续等待过长时间 减少了刷新次数，提高了整机的工作效率 刷新对 CPU 是透明的 动态 RAM 刷新单位是行 刷新时不需要选片，整个存储器中的所有芯片同时被刷新 ROM 结构简单，位密度比 RAM 高 非易失性，可靠性高 分类 掩模式只读存储器 MROM 厂家
13、写入后不可再写，只能读出 一次可编程只读存储器 PROM 可擦除可编程只读存储器 EPROM Flash存储器 固态硬盘 SSD 多模块存储器 单体多字存储器 存储器中只有一个存储体，每个存储单元存储 m 个字 一次并行读出 m 个字，显然提高了工作速度 缺点 指令和数据在主存内必须连续存放，一旦遇到转移指令，或操作数不能连续存放，则效果不明显 多体并行存储器 由多个存储模块构成，每个模块都有独立的读写控制电路、地址寄存器和数据寄存器 高位交叉编址（顺序方式）低位交叉编址（交叉方式）高位与低位的比较 低位交叉编址存储器应几个体并行（流水线相关）3.主存储器与 CPU 的连接 主存容量的扩展 位
14、扩展 字扩展 线选法 优点是线路简单，缺点是地址空间不连续 译码片选法 字位扩展 4.外部存储器 磁盘存储器 由磁盘驱动器、磁盘控制器和盘片组成 存储区域 磁头数（记录面数）柱面数 扇区数 性能指标 记录密度 道密度、位密度、面密度 每个磁道记录的数据大小是相等的 磁盘的容量 非格式化容量 磁盘物理上可存储的容量 格式化容量 磁盘留有一定容量用作坏区替代，少于非格式化容量 平均存取时间 寻道时间+旋转延迟时间+传输时间 数据传输率 数据传输率=磁盘转速磁道容量 磁盘地址 磁盘阵列 RAID0 无冗余和无校验的磁盘阵列 RAID1 镜像磁盘阵列 RAID2 采用纠错的海明码的磁盘阵列 RAID3
15、 位交叉的奇偶校验的磁盘阵列 RAID4 块交叉的奇偶校验的磁盘阵列 RAID5 无独立校验的奇偶校验磁盘阵列 固态硬盘 SSD 基于闪存技术的存储器，本质上仍是 ROM 闪存翻译层 相当于磁盘控制器的角色 数据以页为单位读 只有一个块被擦除，块中的每个页都可以直接再写一次 一个块约可进行十万次重复写 平均磨损逻辑 使每个块被擦除的次数尽量均匀的算法 写操作比读操作慢 因为写操作涉及到块的擦除和页的转移 可随机访问、抗震性好、价格贵 5.高速缓冲存储器 cache 局部性原理 时间局部性 循环 空间局部性 数组等线性数据结构 工作原理 映射方式 直接映射 地址结构 优点 实现简单 缺点 不够灵
16、活 块冲突率最高 空间利用率最低 全相联映射 地址结构 优点 比较灵活 块冲突率低 空间利用率高 命中率高 缺点 标记比较速度较慢 组相联映射 地址结构 路数越大相联比较电路越复杂 优点 成本接近直接映射，性能接近全相联映射 比较 直接映射命中率最低，全相联映射命中率最高 直接映射判断开销最小、所需时间最短，全相联映射的判断最大、所需时间最长 直接映射标记所占的额外空间开销最少，全相联映射标记所占的额外空间开销最大 替换算法 随机替换 RAND 先进先出 FIFO 最近最少使用 LRU 最不经常使用 LFU 抖动：当集中访问的存储区超过 cache组的大小时，命中率会变得很低，需要频繁替换块的
17、现象 写策略 cache命中时 全写法（写直通法）主存和 cache都写 可以随时保持主存数据的正确性，开销较大 写缓冲 单独设置一个硬件负责写入主存，减少 CPU 访问主存的次数 回写法（写回法）先写入 cache块中，待 cache块被替换时，写回主存 需设置脏位 有一定概率数据不一致 cache没有命中时 写分配法 将主存块调入 cache块写入 试图利用程序的空间局部性 通常与回写法合用 非写分配法 直接写入主存 通常与全写法合用 指令 cache和数据 cache分开设计，减少因取指发生的冲突 多级 cache结构 虚拟存储器（具体见操作系统）四.指令系统 1.指令系统是计算机的主要
18、属性，位于硬件和软件的交界面上 2.指令格式 指令是指示计算机执行某种操作的命令 所有指令的集合是指令集 操作码 地址码 操作数据的地址 根据指令字长分类 半字长指令 单字长指令 双字长指令 根据操作数地址码的数目分类 零地址指令 一地址指令 二地址指令 三地址指令 四地址指令 定长指令字 简化计算机硬件设计，提高指令译码和识别速度 当计算机字长为 32 位或更长时，是常规用法 变长指令字 在指令字长有限的前提下保持丰富的指令种类 扩展操作码 短码不允许是长码的前缀 操作码不可重复 操作类型 数据传送 mov load store 算术和逻辑运算 add sub mul div xor and
19、 or not inc dec 移位操作 算术移位、逻辑移位、循环移位 转移操作 无条件跳转、条件跳转、调用 call、返回 ret、陷阱 trap 输入输出操作 3.指令的寻址方式 指令寻址 顺序寻址 PC+1 1 指 1 个指令字长 跳跃寻址 通过跳转语句 数据寻址 隐含寻址 优点：有利于缩短指令字长 缺点：需增加存储操作数或隐含地址的硬件 立即（数）寻址#为立即寻址特征 优点：执行时间最短 缺点：操作数位数限制了立即数的范围 直接寻址 优点：简单 缺点：操作数的位数决定了寻址范围，且操作数的地址不易修改 间接寻址 优点：扩大寻址范围，便于编制程序 缺点：执行阶段需要多次访存 寄存器寻址
20、优点：指令字短且执行速度块 缺点：寄存器价格贵、数量少 寄存器间接寻址 修改 PC 便于程序浮动 广泛应用于转移指令 相对寻址 基址寻址 面向操作系统 优点：利于多道程序设计、便于程序浮动 缺点：偏移量的位数较短 变址寻址 面向用户 主要用来处理数组问题 堆栈寻址 硬堆栈 成本较高，不适合做大容量的堆栈 软堆栈 合算且常用 寻址方式、有效地址及访存次数的对比 4.程序的机器级代码表示 看王道书 5.CISC 和 RISC 的比较 RISC 一定采用流水线技术 五.中央处理器 1.功能和基本结构 由运算器和控制器组成 功能 指令控制 完成取指令、分析指令和执行指令的操作，即程序的顺序控制 操作控
21、制 一条指令的功能往往由若干操作信号的组合来实现。CPU 管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作 中断处理 对计算机运行过程中出现的异常情况和特殊请求进行处理 时间控制 对各种操作加以时间上的控制。时间控制要为每条指令按时间顺序提供应有的控制信号 数据加工 对数据进行算术和逻辑运算 控制器 负责协调并控制计算机各部件执行程序的指令序列 组成 运算器 对数据进行加工 组成 2.指令执行过程 时钟周期 节拍或 T周期，CPU 操作最基本单位 机器周期 由若干个时钟周期表示。存储器进行一次读或者写操作所需的时间称为存储器的访问时间
22、，而连续启动两次读或写操作所需的最短时间称为存取周期。机器周期通常由存取周期决定 指令周期 由若干个机器周期表示 指令周期流程 指令周期的数据流 取值周期 根据 PC 中的内容从主存中取出指令代码并存放在 IR 中 间址周期 取操作数有效地址 执行周期 取操作数，并进行运算 中断周期 保存中断点，处理中断请求 指令执行方案 单指令周期 所有指令都选用相同的执行时间来完成 指令间串行执行 指令周期取决于执行时间最长的指令的执行时间，总线必须采用多总线 缺陷 会降低整个系统的运行速度 多指令周期 对不同类型的指令选用不同的执行步骤 指令间串行执行 流水线方案 指令间并行执行 3.数据通路的功能和基
23、本结构 数据在功能部件之间传送的路径，包括数据通路上流经的部件 基本结构 CPU 内部单总线方式 结构简单、性能较低、冲突较多 CPU 内部多总线方式 专用数据通路方式 数据流动路径 寄存器之间 CPU 和主存之间 执行算术或逻辑运算 4.控制器 结构 硬布线控制器 由复杂的组合逻辑门电路和一些触发器构成，因此又称组合逻辑控制器 适用于 RISC 硬布线控制单元 输入信号 经指令译码器译码产生的指令信息 时序系统产生的机器周期信号和节拍信号 来自执行单元的反馈信息即标志 系统总线（控制总线）的控制信号 时序系统 时钟周期 机器周期 指令周期 微操作命令分析 控制方式 同步控制方式 整个系统使用
24、一个统一的时钟 通常以最长的微操作序列和最繁琐的微操作作为标准 控制电路简单，运行速度慢 异步控制方式 各部件按自身固有速度工作，通过应答方式联络 运行速度块，控制电路复杂 联合控制方式 以上两种折中 设计步骤 列出微操作命令的操作时间表 进行微操作信号综合 画出微操作命令的逻辑图 微程序控制器 设计思想 将每条机器指令编写成一个微程序，每条微程序包含若干微指令，每条微指令对应一个或多个微操作命令 术语 微命令与微操作 微命令是微操作的控制信号，微操作是微命令的执行过程 微操作 计算机中最基本、不可再分解的操作 相容性 可以同时产生、共同完成某一些操作的微命令 互斥性 不允许同时出现的微命令
25、微指令与微周期 微指令是若干微命令的集合 微指令至少包括两大部分信息 操作控制字段 微操作码，用于产生操作控制信号 顺序控制字段 微地址码，用于控制产生下一条要执行的微指令地址 主存储器与控制存储器 CM 控制存储器用于存放微程序，ROM 程序与微程序 程序是指令的集合，微程序是微指令的集合 微程序实际上是机器指令的实时解释器，对程序员透明 地址寄存器 CMAR 与微地址寄存器 CMAR 或 PC 指令寄存器 IR 与微指令寄存器 CMDR 或 IR 组成 控制存储器 CM control memory 微指令寄存器 CMDR 微指令地址形成部件 微地址寄存器 CMAR 工作过程 执行取微指令
26、公共操作 将机器指令的操作码字段通过微指令地址形成部件产生该机器指令的所对应的微程序的入口地址，并送入 CMAR 从 CM 中逐条取出并执行 执行完对应与一条机器指令的一个微程序后，取下一条机器指令继续执行 微指令的编码方式 又称微指令的控制方式 直接编码 一位表示一个微命令 优点：简单、直观，执行速度快，操作并行性好 缺点：微指令字长过长，n 个微命令就要求微指令的操作字段有 n 位，造成控制存储器容量极大 字段直接编码方式 微指令的微操作码字段分为若干小段，每个字段独立编码，每种编码代表一个微命令 微操作码字段分段原则 互斥性微操作分在同一段，相容性微操作分在不同段 每个小段中包含的信息位
27、不能太多，否则将增加译码线路的复杂性和译码时间 一般每个小段要留出一个状态表示本字段不发出任何微操作，一般为全 0 字段间接编码方式 一些字段的某些微操作需要由另一个字段中的某些微操作解释 可进一步缩短微指令字长，但削弱了微指令的并行控制能力，常作为字段直接编码方式的一种辅助手段 微指令的地址形成方式 断定方式 直接由微指令的下地址字段指出 下地址字段位数由微指令个数决定 根据机器指令的操作码形成 增量计数器 CMAR 每取一条自动+1，适用于微指令地址连续的情况 跳转微指令 通过测试网络 硬件直接产生 电源加电后，第一条微指令的地址可由专门的硬件电路产生，也可由外部直接向 CMAR 输入微指
28、令的地址，这个地址即为取值周期微程序的入口地址 微指令的格式 水平型微指令 从编码方式看，直接编码、字段直接编码、字段间接编码和混合编码都属于水平型 一条水平型指令定义并执行几种并行的基本操作 优点：微程序短，执行速度快 缺点：微指令长，编写微程序较麻烦 垂直型微指令 一条垂直型微指令只能定义并执行一种基本操作 优点：微指令短、简单、规整，便于编写微程序 缺点：微程序长，执行速度慢，工作效率低 混合型微指令 在垂直型的基础上加一些不太复杂的并行操作 水平型与垂直型的对比 微程序控制单元的设计步骤 写出对应机器指令的微操作命令及节拍安排 确定微指令格式 编写微指令码点 动态微程序设计 微程序可根
29、据用户要求动态改变，使用可擦除可编程只读存储器（EPROM）毫微程序设计 硬布线和微程序控制器比较 指令流水线 并行性 时间上的并行技术 同一时间段执行多个任务 空间上的并行技术 在一个处理机内设置多个执行相同任务的功能部件，并让这些功能部件并行工作。这种处理机称为超标量处理机 定义 取指 IF 译码/读寄存器 ID 执行/计算地址 EX 访存 MEM 写回 WB 设计原则 指令流水段个数以最复杂指令所用功能段个数为准 流水段的长度以最复杂的操作所花时间为准 为了利于实现流水线，指令集应具有特征 指令长度尽量一致 指令格式尽量规整 采用 Load/Store指令 “对齐”存放 分类 按流水线使
30、用级别 部件功能级流水 处理机级流水 处理机间流水 按流水线可以完成的功能 单功能流水 多功能流水 按同一时间内各段之间的连接方式 静态流水线 动态流水线 按各个功能段之间是否有反馈信号 线性流水线 非线性流水线 表示方法-时空图 横轴时间，纵轴空间 基本实现 数据通路 流水寄存器（锁存器）锁存前段处理加工完成的数据和控制信号，为下一段的功能部件提供数据输入 控制信号 执行过程 冒险与处理 结构冒险（资源冲突）原因 由于多条指令在同一时刻争用同一资源 解决措施 前一指令访存时，使后一条相关指令（以及其后续指令）暂停一个时钟周期 单独设置数据存储器和指令存储器，使取数和取指在不同寄存器中进行 数
31、据冒险 原因 下一条指令会用到当前指令计算出的结果 分类 写后读 RAW 按序执行的流水线只会出现写后读数据相关 读后写 WAR 写后写 WAW 解决措施 硬件阻塞 stall 和软件插入 nop 设置相关专用通路（数据旁路技术）直接把前一指令执行阶段的结果传入下条指令译码阶段的锁存器中 编译优化 在不改变结果的前提下改变指令执行顺序 控制冒险 原因 条件跳转等控制语句改变PC 值，造成流水线断流 解决措施 分支预测 预取转移成功和不成功两个控制流上的目标指令 加快和提前形成条件码 提高转移方向的猜准率 性能指标 吞吐率 任务量与所用时间的比值 加速比 串行和使用流水线所用时间的比值frack
32、nk+n-1 高级流水线技术 超标量流水线技术 也称动态多发射技术，每个时钟周期内可并发多条独立指令 超长指令字技术 也称静态多发射技术，由编译程序将多条能并行操作的指令组合成一条超长指令字 超流水线技术 提高流水线主频 多处理器 SISD SIMD MIMD 单指令流单数据流结构 SISD 采用多模块交叉方式组织存储器 单指令流多数据流结构 SIMD 数据级并行技术 多指令流单数据流结构 MISD 多指令流多数据流结构 MIMD 线程及线程以上级并行 按照每个计算机结点是否具有独立存储空间分为 多计算机系统（消息传递 MIMD）多处理器系统（共享存储多处理器 SMP）硬件多线程 细粒度多线程
33、 每个时钟周期切换线程 粗粒度多线程 当线程出现较大开销时切换线程 同时多线程 以上两种的变体，指令级并行的同时，实现线程级并行，即，在同一个时钟周期内，发射多个不同线程中的多条指令执行 超线程（同时多线程 SMT）一个单处理器或单个核中设置了两套线程状态部件，共享高速缓存和功能部件 一体两面 不共享 cache的双核处理器 共享内存多处理器 SMP 具有共享的单一物理地址空间的多处理器 根据访问时间是否有差异分类 统一存储访问 UMA 非统一存储访问 NUMA 本地内存 远程内存 六.总线 1.概述 定义 一组能为多个部件分时共享的公共信息传送线路 特点 分时和共享 设备 主设备 获取总线控
34、制权的设备 从设备 被主设备访问的设备 特性 机械特性 尺寸、形状 电气特性 传输方向和有效电平范围 功能特性 每根传输线的功能 时间特性 信号和时序的关系 2.分类 按功能划分 片内总线 CPU 芯片内部寄存器与寄存器之间、寄存器与 ALU之间的公共连接线 系统总线 计算机系统内各功能部件（CPU、主存、I/O 接口）之间相互连接的总线 I/O总线 主要用于连接中低速 I/O设备 通信总线（外部总线）计算机系统之间或计算机系统与其他系统之间传送信息的总线 按传输信息内容划分 数据总线 地址总线 控制总线 按时序控制方式划分 同步总线 异步总线 按数据传输格式划分 并行总线 串行总线 3.结构
35、 单总线结构 双总线结构 三总线结构 4.性能指标 总线传输周期 一次总线操作所需的时间，包括申请阶段、寻址阶段、传输阶段和结束阶段 总线时钟周期 机器的时钟周期 总线工作频率 机器的时钟频率，即时钟周期的倒数 总线宽度 又称总线位宽，是总线上同时能够传输的数据位数，通常指数据总线的根数 总线带宽 总线的最大数据传输率，即单位时间内总线上最多可传输数据的位数;总线带宽=总线宽度总线工作频率 总线复用 信号线数 地址总线、数据总线和控制总线 3种总线数的总和 5.总线仲裁 集中仲裁方式 链式查询 计数器查询 独立请求 小结 分布仲裁方式 6.总线事务 细分 请求阶段 仲裁阶段 寻址阶段 传输阶段
36、 释放阶段 传输阶段一般只能传输一个字长的数据 突发（猝发）能够进行连续成组数据的传送，在寻址阶段发送的是连续数据单元的首地址，在传输阶段传送多个连续单元的数据，每个时钟周期可以传送一个字长的信息 7.定时 同步定时方式 系统采用一个统一的时钟信号来协调主从设备 优点：传送速度快，具有与较高的传输速率；总线控制逻辑简单 缺点：主从设备属于强制性同步；不能及时进行数据通信的有效性检验，可靠性较差 适合总线长度较短及总线所接部件的存取时间比较接近的系统 异步定时方式 优点：总线周期可变，能保证两个工作速度相差很大的部件或设备之间可靠地进行信息交换，自动适应时间的配合 缺点：实现复杂，速度较慢 根据
37、“请求”和“回答”信号的撤销是否互锁 不互锁方式 半互锁方式 全互锁方式 半同步通信 分离式通信 七.输入/输出系统 1.基本概念 输入/输出 以主机为中心，将信息从外部设备传送到助记称为输入，反之称为输出 外部设备 包括输入/输出设备及通过输入/输出接口才能访问的外存储设备 输入设备 输出设备 外存设备 如：硬磁盘、光盘 I/O 软件 包括驱动程序、用户程序、管理程序、升级补丁等。通常采用 I/O 指令和通道指令实现 CPU 与 I/O 设备的信息交换 I/O 硬件 包括外部设备、设备控制器和接口、I/O 总线等。通过设备控制器来控制 I/O 设备的具体动作；通过 I/O接口与主机（总线）相
38、连 2.外部设备 输入设备 鼠标 键盘 输出设备 显示器 主要参数 屏幕大小 分辨率 灰度级 刷新 刷新频率 显示存储器（VRAM）VRAM 容量=分辨率灰度级位数 VRAM 带宽=分辨率灰度级位数帧频 打印机 按工作方式分类 针式打印机 喷墨式打印机 激光打印机 按打字原理分类 击打式打印机 非击打式打印机 外部存储器（辅存）磁表面存储器 固态硬盘 光盘存储器 3.I/O 接口 又称 I/O控制器、设备控制器，负责协调主机与外部设备之间的数据传输 功能 进行地址译码和设备选择 实现主机和外设的通信联络控制 I/O操作的控制与定时 实现数据缓冲 信号格式的转换 传送控制命令和状态信息 反映 I
39、/O设备工作状态：错误或状态监测 基本结构 类型 按数据传送方式 并行接口 串行接口 按主机访问 I/O 设备的控制方式 程序查询接口 中断接口 DMA接口 按功能选择的灵活性 可编程接口 不可编程接口 I/O 端口 是指接口电路中可被 CPU 直接访问的寄存器，主要有数据端口、状态端口和控制端口 端口加上相应的控制逻辑电路组成接口 编址方式 统一编址 存储器映射方式 靠地址码区分数据和端口，端口地址需固定在内存中某一部分 优点：不需要专门的输入/输出指令，可使 CPU访问 I/O 的操作更灵活、更方便，还可以使端口有较大的编制空间 缺点：端口占用存储器地址，执行速度较慢 独立编址 I/O 映
40、射方式 端口地址空间和主存地址空间相互独立，依靠专门的 I/O 指令来访问I/O端口 优点：易于编程理解 缺点：输入输出指令少，CPU 需提供额外控制信号，增加了控制的复杂性 4.I/O方式 程序查询方式 I/O设备发出请求后，CPU 不断询问 I/O 设备是否准备好，若准备好则接收数据，否则继续询问，直到传送完成 忙碌等待，CPU 利用率表面上百分百，实际上只是在不断询问，并没有实际处理信息 程序中断方式 中断技术的功能 实现 CPU 与 I/O设备的并行工作 处理硬件故障和软件错误 实现人机交互，用户干预机器需要用到中断系统 实现多道程序、分时操作，多道程序的切换需借助于中断系统 实现应用
41、程序和操作系统（管态程序）的切换，称为“软中断”实时处理需要借助中断系统来实现快速响应 多处理器系统中各处理器之间的信息交流和任务切换 工作流程 中断请求 INTR 可屏蔽中断 NMI 不可屏蔽中断 中断响应判优 是指 CPU 响应中断请求的先后顺序 通过硬件排队器实现 优先级 不可屏蔽中断内部异常可屏蔽中断 内部异常中，硬件故障软件中断 DMA中断请求I/O 设备传送的中断请求 在 I/O 传送类中断请求中，高速设备低速设备，输入设备输出设备，实时设备普通设备 CPU 响应中断的条件 中断源有中断请求 CPU 允许中断及开中断 一条指令执行完毕 中断响应过程 中断隐指令 硬件自动完成 关中断 保存断点 引出中断服务程序 中断向量 向量中断 中断向量 中断服务程序的入口地址的地址 中断向量表 中断向量在 CPU 中集中存放的区域 非向量中断 中断处理过程 单重中断 多重中断 中断处理优先级 中断屏蔽字 1表示屏蔽 在中断响应优先级的基础上，更具有灵活性，因为中断响应是由硬件决定，不易更改，中断处理由软件决定，易操作 DMA方式 DMA和中断方式的比较