《2022年知识点整理----计算机组成原理 .pdf》由会员分享，可在线阅读，更多相关《2022年知识点整理----计算机组成原理 .pdf（45页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、名师精编优秀资料一、系统概述（一）计算机发展历程（二）计算机系统层次结构1.计算机硬件的基本组成2.计算机软件的分类3.计算机的工作过程（三）性能指标1.吞吐量对网络、设备、端口、虚电路或其他设施，单位时间内成功地传送数据的数量(以比特、字节、分组等测量)。2.响应时间3.CPU 时钟周期（ Clock Cycle） ：又称节拍没冲或T 周期，是处理操作的最基本单位，是计算机中最基本的、最小的时间单位。主频的倒数4.主频 : 即 CPU 内核工作的时钟频率（CPU Clock Speed ） 。 CPU 的主频表示在 CPU 内数字脉冲信号震荡的速度，与 CPU 实际的运算能力并没有直接关系。
2、5.CPI （Clock cycle Per Instruction ）表示每条计算机指令执行所需的时钟周期。6.CPU 执行时间精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 45 页名师精编优秀资料7.MIPS(Million Instruction per second) 每秒执行百万条指令某机器每秒执行300万条指令，则记作3 MIPS 8.MFLOPS (Million Floationg-point Operations per Second ，每秒百万个浮点操作)衡量计算机系统的主要技术指标之一。对于一给定的程序， MFL
3、OPS 的定义为：MFLOPS= 操作浮点数 /（执行时间 *10E6） （10E6位 10 的 6 次方） 。1.指令周期：执行一条指令所需要的时间， 一般由若干个机器周期组成， 是从取指令、 分析指令到执行完所需的全部时间。2.机器周期： （又称 cpu周期）在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一项工作。例如，取指令、存储器读、存储器写等，这每一项工作称为一个基本操作。完成一个基本操作所需要的时间称为机器周期。 通常用内存中读取一个指令字的最短时间来规定因而又称总线周期3.在电子技术中， 脉冲信号是一个按一定电压幅度，一定时间间隔连续发出的脉冲信号
4、。 脉冲信号之间的时间间隔称为周期； 而将在单位时间 （如 1 秒）内所产生的脉冲个数称为频率。 频率是描述周期性循环信号 （包括脉冲信号）在单位时间内所出现的脉冲数量多少的计量名精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 45 页名师精编优秀资料称；频率的标准计量单位是Hz（赫） 。二、数据的表示和运算（一）数制与编码1.进位计数制及其相互转换2.真值和机器数 0 1无符号数（地址）计算机中数的表示有符号数正负真值: 带” +”-” 符号的数机器数 : 符号数字化的数编码方式正数表示负数表示原码同原同补码同原逐位求反加一反码同逐位
5、求反移码根 补 码 差 一 个符号位补码比原码反码多表示一个负数3.BCD 码4.字符与字符串5.校验码（二）定点数的表示和运算精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 45 页名师精编优秀资料1.表示(1) 定点数的表示1) 定点小数表示范围 : 012nx定点小数运算的过程中存在着上溢和下溢. 2) 定点整数表示范围021nx定点整数运算的过程中存在着上溢而不存在下溢. (2) 无符号数的表示(3) 有符号数的表示2.运算(1) 定点数的位移运算1) 无符号数的移位 逻辑移位左移:高位移出 ,低位填零右移:低位移出高位填零2)
6、 有符号数的移位 算术移位码制填补代码正数原码、补码、反码0 负数原码0 补码左移添 0 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 45 页名师精编优秀资料右移填 1 反码都填 1 (2) 加减乘除运算1) 原码定点数的加 /减运算2) 补码定点数的加 /减运算3) 定点数的乘 /除运算a) 原码定点数的乘法运算b) 补码定点数的乘法运算每次根据乘数最后两位的差值来判断如何运算11()/2=11nnnnYYxY Y补乘数末尾补零当时部分积右移一位c) 原码定点数的除法运算商符另计算1) 恢复余数法精选学习资料 - - - - -
7、- - - - 名师归纳总结 - - - - - - -第 5 页，共 45 页名师精编优秀资料第一次进行减除数操作如果余数小于0,则商上0,加除数 (恢复余数 )进行左移一位 . 如果余数大于0,则商上1,并尾数直接进行左移 .下次减除数 . 最后根据计算中的左移位数,判断出余数的右移位数 . 2) 不恢复余数法 (加减交替法 ) *12R02R +iiyy余数0,商上“” ，做的运算余数0 时补码规格化形式为 s补=00.1。*/ /*s0 为补码且 s=-0.5时规定-0.5 不是规格化数 */ 补码的规格化数是首位非符号位与符号位相异 则为规格化数。因为补码负数， 0 为有效位， 1
8、为无效位，而原码负数，1为有效位， 0 为无效位，故补码负数跟原码负数规格化形式不同。注：有效位即为代表数值的位。左右规/*左规：当尾数出现00.0或 11.1时，需要左规，左规一位，阶码减一*/ 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 45 页名师精编优秀资料/*右规：当尾数出现01.或 10. 时，表示尾数溢出，可通过右规处理，右移一位，阶码加一*/ 定点运算中溢出不允许但浮点运算中溢出允许。可通过右规处理，只是影响精度左右规移位与算数移位不一样浮点数阶码真值加127 不加 128 的原因因为当阶码 e为全 0 且尾数 M
9、也为全 0 时，表示的真值 x为零，结合符号位S为 0 或 1，有正零和负零之分。当阶码e为全 1 且尾数 M 为全 0 时，表示的真值x 为无穷大，结合符号位 S 为 0 或 1，也有正无穷和负无穷之分。这样的32 位浮点数表示中，要除去e 用全 0 和全 1（255）表示零和无穷大的特殊情况，指数的偏移值不选128（10000000） ，而选 127（01111111 ） 。对于规格化浮点数， e的范围变为 1 到 254，真正的指数值 E 则为-126 到+127。（四）算术逻辑单元ALU 硬件结构 : 一位全加器 : xi yi 为相加数第 i 位。Ci-1表示低位进位信号Si第 i
10、位的和。 Ci为 i 位产生的进位。1111111111()iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiSx y cx y cx y cx y cxycCx y cx y cx y cx y cx yxy c精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 45 页名师精编优秀资料1.串行加法器和并行加法器(1) 串行加法器只用一位全加器来实现两个数的相加运算。从低位到高位逐位运算优点：成本低缺点：速度慢(2) 并行加法器1) 串行进位、并行加法原理: 精选学习资料 - - - - - - - - - 名师归纳总结
11、 - - - - - - -第 9 页，共 45 页名师精编优秀资料2) 并行进位、并行加法（组内并行、组间串行）3) 双重分组快速进位链：（组内与组间并行， 大组间串行）2.算术逻辑单元 ALU 的功能和机构三、存储器层次机构（一）存储器的分类(1) 按存储介质分1) 半导体存储器(双极型 : 耗电量大 ,低集成Mos) 优点: 体积小、功能低、存取时间短缺点: 电源消失时所存储信息也丢失2) 磁表面存储器优点: 非易失性3) 磁芯存储器优点: 非易失性缺点: 体积大、工艺复杂、功耗大4) 光盘存储器优点: 记录密度高 ,耐用、可靠性高、可互换性强(2) 按存取方式分1) 随机存储器 RAM
12、( 可读写 ) 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 45 页名师精编优秀资料任何一个存储单元可随机存取,存取时间与存储单元物理位置无关 . SRAM、DRAM 2) 只读存储器ROM( 可读写 )存固定不变的程序3) 串行访问存储器(3) 按在计算机中的作用分1) 主存储器 (与 cpu直接交换信息 ) i.RAM: SRAM 触发器DRAM 电容ii.ROM: MROM 不可编程PROM 一次编程多次编成 : EPROM 紫外线擦洗EEPROM 电擦洗2) 快擦型存储器 Flash Memory 3) 辅助存储器 : 磁
13、盘、磁带、光盘4) 缓冲存储器缓冲存储器（二）存储器的层次化结构精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 11 页，共 45 页名师精编优秀资料这种层次化结构设计的依据为程序访问的局部性缓存-主存层次的速度接近于缓存,高于主存 ,容量和位价接近于主存 . 主存-辅存层次的速度接近于主存,容量接近于辅存（三）半导体随机存取存储器1.SRAM 存储器的工作原理2.DRAM 存储器的工作原理（四）只读存储器（五）主存储器与CPU 的连接步骤: 1. 首先分析系统区和用户区范围2. 如果对系统程序区或用户程序区进行分解时寻址范围小的靠前 .这样,设计
14、片选逻辑时方便3. 设计片选逻辑(1)没给出译码器的1) 首先找出各片中最小容量的,以它为标准找出片选位2)CPU 缓存主存辅存精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 12 页，共 45 页名师精编优秀资料/*ROM 的_RW线接地 */ /*CPU 的地址线不能空 */ (2)给出译码器1) . 特别注意 CPU 地址线高位值与 译码器配对 . _MREQ为低电平 . 题,唐 p47/例 4.2,4.3 （六）双口 RAM 和多模块存储器精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 13 页
15、，共 45 页名师精编优秀资料（七）高速缓冲存储器（Cache）1.程序访问的局部2.Cache的基本工作原理精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 14 页，共 45 页名师精编优秀资料一些性能指标：Cache命中率：ccmNhNNCache主存系统的平均访问时间(1)acmthth t访问效率catet3.Cache和主存之间的映射方式1) 全相连映射方式主要特点可使主存的一个块拷贝到cache中的任意一行上 . 地址形式 : 主存字块标记m=t+c 位主存块内地址b 位m 为主存字块标记m=主存位数 -b 将主存中一个 块的地址 (块
16、号 )与块的内容 (字)一起存于 cache的行中 ,其中块地址 存于 cache行的标记部分中. 硬件实现 : 全部标记用一个相连存储器来实现,全部数据用普通 RAM 来实现 . 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 15 页，共 45 页名师精编优秀资料缺点是比较器电路多 ,难于实现 . 检索过程 : CPU 访存指令指定一个内存地址指令中的块号与cache中所有行的标记同时在比较器中进行比较 . 如 果 块 号命 中 :则按 主 存 块 内 地 址 从cache中读取一个字 . 如果块号未命中 :则按内存地址从主存中读取这个字 .
17、2) 直接映射方式主要特点 : 一个主存块只能拷贝到cache的一个特定行位置上去. 地址形式 : Cache的行号 i 和主存的块号 j 有如下函数关系 . i=j mod m m 为 cache中的总行数主存字块标记t位Cache 字块地址（行号） c位字块 (行)内地址b 位t 为字块标记 ,t=m-c b为块内地址位数由块大小得知m 为主存地址 ,m=主存地址位数 b m=t+c c为 catch字块地址 ,由 cache块数决定精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 16 页，共 45 页名师精编优秀资料检索过程 : CPU 访存
18、指令指定一个内存地址用 c 位行号找到 cache中的此一行 . 内存地址中的t 位标记与 此行的标记 在比较器中比较如果相符即命中 ,用主存地址中最后b 位(块内地址 ) 读取所需求的字 . 如果不符 ,则未命中 ,由主存读取所的要求字. 缺点: 每个主存块只有一个固定的行位置可存放产生冲突频繁换入换出效率下降优点:硬件简单3) 组相连映射方式主要特点 : 主存块存放到哪个组是固定的,至于存到该组哪一行是灵活的 . 地址形式 : Cache分成 u 组,每组 v 行。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 17 页，共 45 页名师精编优
19、秀资料m=u*v m 为 cache中的总行数组号 q=j mod u j 为主存块号S 位块号分成两部分：低序的d 位用于表示cache组号。高序的s-d位作为标记。主 存 字 块 标 记(tag) s-d位组号 d 位字号 (由块大小决定) 注:唐朔飞老师书里的组内块号位并入tag里了可由块大小（行大小）和编址方法（字还是字节）找出字号位数由 cache 容量和块大小确定cache 共有几行及行号位数。根据组内块数或几路相连来确定组内块号位数。组号位数 =行号位数组内块号位数组内块号位数并入tag 里Tag=主存地址位数 cache地址位数 +组内块号位数。检索过程 : CPU 访存指令指
20、定一个内存地址用内存地址中块号位的低d 位(即组号 )找到相应组内存地址中块号域的高s-d 位(即 tag)与该组所有行的标记同精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 18 页，共 45 页名师精编优秀资料时进行比较 . 如果某一行命中 (相符),则用 w 位字号(块内地址)找到具体字 . 如果未命中 ,此时按内存地址访问主存. 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 19 页，共 45 页名师精编优秀资料4.Cache中主存块的替换算法5.Cache写策略（八）虚拟存储器1.虚拟存储器
21、的基本概念2.页式虚拟存储器3.段式虚拟存储器4.段页式虚拟存储器5.TLB（快表）四、指令系统（一）指令格式1.指令的基本格式2.定长操作码指令格式3.扩展操作码指令格式（二）指令的寻址方式1.有效地址的概念2.数据寻址和指令寻址3.常见寻址方式（三）CISC 和 RISC 的基本概念五、中央处理器（ CPU）（一）CPU 的功能和基本结构1. cpu的功能精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 20 页，共 45 页名师精编优秀资料1. 取指令2. 分析指令(1)分析指令完成什么操作,即控制器需要发出什么命令(2)分析参与这次操作的操作
22、数地址(有效地址 ) 3. 执行指令(1)根据分析指令产生的” 操作命令 ” 和” 操作数的地址” 的要求 ,发出各种微操作命令序列(2)控制程序输入和运算结果输出(3)总线管理(4)中断处理即: (1)指令控制 (2)操作控制 (3)时间控制数据加工(4)数据加工(5)中断处理2. cpu结构ALU: (1) 存放操作数 (2)实现算数、逻辑运算CU: 发出各种操作命令序列中断系统 :处理异常情况寄存器: 3.cpu的寄存器(1).用户可见寄存器通用寄存器精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 21 页，共 45 页名师精编优秀资料功能:
23、 1) 存放操作数2) 寻址方式所用寄存器基址、变址 ,也可用专用寄存器代替3) 存地址 (间接寻址 ) 数据寄存器 : 存操作数地址寄存器 : 存放地址条件代码寄存器 : (2).控制和状态寄存器用户对它不编程 .可被 os使用MAR 、MDR 、PC、IR （二）指令执行过程指令周期取值周期执行周期取值令、分析指令执行指令各种指令操作功能不同 ,从而指令周期也不同如: 无条件转移 : 指令周期取值周期精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 22 页，共 45 页名师精编优秀资料加法指令指令周期取值周期执行周期(包括两个存取周期 ) 四个
24、指令周期都有cpu访存操作访存目的 : 取值:为取值间值:取有效地址执行:取操作数中断:保存程序断点 /不是在寄存器里存吗 ?每一个程序的程序断点存储位置在哪里? 为了区别各个指令周期 ,在 cpu内设置四个标志触发器. （三）数据通路的功能和基本结构取值周期中断周期取值周期执行周期有间值 ? 有中断 ? 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 23 页，共 45 页名师精编优秀资料（四）控制器的功能和工作原理1.硬布线控制器2.微程序控制器微程序、微指令和微命令； 微指令的编码方式； 微地址的形式方式。（五）指令流水线提高存储芯片性能为了
25、提高访存速度改进体系结构提高器件性能为了提高整机处理能力改进系统结构，提高系统并行性指令流水流水线技术运算流水1.指令流水线的基本概念2.超标量和动态流水线的基本概念这一部分大书讲的好从数学概念讲 ,标量是指单个量 ,而向量是指一组标量.一般的流水计算机因只有一条指令流水线,所以称为标量流水计算机.所谓超标量流水 ,是指它有两条以上的指令流水线. 六、总线（一）总线概述1.总线的基本概念精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 24 页，共 45 页名师精编优秀资料总线是构成计算机系统的互联机构,是多个系统功能部件之间进行数据传送的公共通路
26、.借助于总线连接 ,计算机在各系统功能部件之间实现地址、数据和控制信息的交换 ,并在征用资源的基础上进行工作. 2.总线的分类在单处理机系统中大致分三类: 1) 内部总线 : CPU 内部连接各寄存器及运算部件之间的总线. 2) 系统总线CPU 同计算机系统的其他高速功能部件.如存储器、通道等. 3) I/O 总线中、低速 I/O 设备之间互相连接的总线. 3.总线的组成及性能指标（二）总线仲裁1.集中仲裁方式每个功能模块有两条线连到中央仲裁器: 总线请求线 BR, 功能模块仲裁器 . 总线授权信号线BG 仲裁器功能模块集中式仲裁的分类 : 精选学习资料 - - - - - - - - - 名
27、师归纳总结 - - - - - - -第 25 页，共 45 页名师精编优秀资料1)链式查询方式2)计数器定时查询方式3)独立请求方式2.分布仲裁方式（三）总线操作和定时1.同步定时方式2.异步定时方式（四）总线标准七、输入输出（ I/O）系统（一）I/O 系统基本概念（二）外部设备1.输入设备：a) 键盘b) 鼠标坐标定位部件 .有机械式和光电式 . 2.输出设备：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 26 页，共 45 页名师精编优秀资料a) 显示器b) 打印机3.外存储器：a) 硬盘存储器b) 磁盘阵列c) 光盘存储器（三）I/O
28、接口（I/O 控制器）1.I/O 接口的功能和基本结构2.I/O 端口及其编址（四）I/O 方式1.程序查询方式 (主要用于单片机 ) 2.程序中断方式(1) 中断的基本概念/*引起中断的各种因素：人为设置、程序性事故、硬件故障、I/O 设备、外部事件。 */ 某一外设的数据准备就绪后,它主动向 cpu 发出请求中断的信号 ,当 cpu响应这个中断请求时 ,便暂停运行主程精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 27 页，共 45 页名师精编优秀资料序,并自动转移到该设备的中断服务程序.当中断服务程序结束以后 cpu回到原来的主程序 . (2
29、) 中断响应过程(3) 中断处理过程(4) 多重中断和中断屏蔽的概念。3.DMA 方式DMA 控制器的组成精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 28 页，共 45 页名师精编优秀资料DMA 传送过程。DMA 的数据块传送分为三个阶段：传送前预处理、正式传送、传送后处理1) 预处理阶段 : CPU 给 DMA 下达输入输出任务 ,即测试设备状态 ,向 DMA 控制器的设备地址寄存器中送入设备号并启动设备（如：读磁盘时把将要从中读取数据的磁盘源地址送入等） ,向内存地址寄存器中送入起始地址,向字计数器中送入交换的数据字个数.这些工作完成后 ,
30、cpu继续执行原来的主程序。2) 正式传送当外设准备好发送数据或接受数据时,它发出DMA请求,由 DMA 控制器向 CPU 发出总线使用权的请求(HOLD).CPU 在本机器周期执行结束后响应该请求,并使 CPU 的总线驱动器处于第三态(高阻状态 ).之后精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 29 页，共 45 页名师精编优秀资料CPU 与系统总线相脱离 ,而 DMA 控制器接管数据总线与地址总线的控制,并向内存提供地址,于是,在内存和外存设备之间进行数据交换.每交换一个字 ,则地 址 计 数器 和 字 计数 器 加 ” 1” ,当计 数
31、 值 到达 零时,DMA 操作结束 .DMA 控制器向 CPU 提出中断报告. 3) 传送后处理 : 一旦 DMA 的中断请求得到响应 ,CPU 停止主程序的执行,转去执行中断服务程序做一些DMA 的结束处理工作 .这些工作包括校验送入内存的数据是否正确;决定继续用 DMA 方式传送下去 ,还是结束传送 . 4.通道方式在物理上可以连接多个设备，但是这些设备不能同时工作，在某一段时间内通道只能选择一个设选择通道备进行工作，当某个设备的通道程序全部执行完时，才执行其他设备的通道程序数组多路通道能使各子通道分时并行，主要接高速设备字节多路通道能使各子通道分时并行，主要接低速设备精选学习资料 - -
32、 - - - - - - - 名师归纳总结 - - - - - - -第 30 页，共 45 页名师精编优秀资料写节拍安排时不能再一个节拍里有总线应用冲突. 直接映像组相连映像 : (两种答法 ) (1) r 由组内包含块数决定 ,即 r 路块字2r为组内包含块数 .其中 q机器语言翻译程序编译程序用户的高级语言程序（源程序）一次全部翻译成机器语言程序翻译程序有两种解释程序源程序的一条语句翻译成对应机器语言一条语句，并且立即执行这条语句汇编语言程序 -机器语言程序需要汇编程序(源)高级语言程序 -汇编语言程序 -机器语言程序 (目标) (中间语言 ) 也可以直接变为机器语言程序这些过程需要虚拟
33、机来完成MIPS: 第一代 :电子管计算机 -ENIAC 微型计算机 -个人计算机1.存储容量的扩展1) 位扩展(增加存储字长 )2 片 1k*4 位,可组成 1k*8 位. 2) 字扩展(增加存储字的数量 )2 片 1k*8 位可组成 2k*8 位的存储器精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 41 页，共 45 页名师精编优秀资料连接2. 主存与 cpu的连接1)cpu地址线数 存储芯片地址线数Cpu 地址线低位与存储芯片地址线地位开始相连3) cpu数据线与存储芯片数据线不等时进行扩位. 4)WERD读(高) WR写(低) 读/写命令
34、线的连接 . 5)CS(片选控制端 )与MREQcpu的地点平有效6) ROM 和 RAM 的联合运用 ,尽量让线路简单方便 . 半导体随机存储器SRAM 工作原理 :由 6 个 MOS 管理组成的触发器 . DRAM 原理: 刷新: (1)集中刷新(2)分散刷新单体多字系统程序和数据在存储器内连续存放,cpu访存取出信息也连续高位交叉存储器能提高访存速度的原因是:个个体分别响应不同精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 42 页，共 45 页名师精编优秀资料请求源请求实现多体并行.其地址的高位部分用于选择体号. 低位交叉编址存储器能提高访
35、存速度的原因是,不改变每个体的存储周期的前提下 ,增加存储器的带宽存储器带宽 :每秒从存储器中读出或写入的二进制代码位数.单位 bps或字/秒Cpu 不直接访问虚存、辅存. Cache是为了解决速度问题、虚存是为了解决容量问题而设置的. 主存-cache存储体系中地址变换和替换对程序员透明主存-辅存(即虚存管理 )对设计存储管理的程序员是不透明的虚拟存储器虚地址也叫逻辑地址高速缓冲存储器cache 1.应用 cache原因(1)I/O 向主存请求的级别高于cpu.为了不让在 I/O 访存时空等 ,也为了 I/O 与 cpu争抢访存 ,可在 cpu与主存间加一级缓存 ,这样主存可将 cpu 要取
36、的信息提前送到缓存,当 I/O 主存交换信息时 cpu可直接从缓存读取所需信息,不必空等 . 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 43 页，共 45 页名师精编优秀资料(2)用 cache来解决 cpu与主存间速度不匹配问题2.cache工作原理(1)主存由2n个可编址的字组成 .每个字有唯一的n位地址.为了与 cache映射,将主存与缓存分成若干块,每块内又包含若干个字 ,并使它们块大小相同 .这就使主存地址分成两段,高 m 位表示主存块地址 .低 b 位表示块内地址 .则2m=M 为主存块数 . (2)同样,缓存地址也分成两段 .高
37、 c位表示缓存块号 ,低 b位表示块内地址 .则2cc表示缓存块数 .cM (3)主存与缓存地址中都用b 位表示块内字数 ,即主存与缓存块大小相同 . (4)任何时刻都有一些主存块处在缓存块中. (5)cpu想读取主存某字时 , 所需数以在缓存 . 不再 cache 内.需把该字所在主存块一次调入主存. (6)由于缓存块数cM,每个缓存块需设一个标记用来表示当前存放的是哪一个主存块,该标记的内容相当于主存块编号. (7)cpu读信息时 ,要将主存地址高 m位与缓存块标记进行比较,判断是否在缓存 . (8)cache容量与块长为影响 cache效率的重要因素 ,通常用命中率来衡量 cache效率. 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 44 页，共 45 页名师精编优秀资料精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 45 页，共 45 页